JPS60100724A - 組合せ計量又は計数装置の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電気的雑音が生じても正常なプログラムが実行
されるようにした組合せ計量又は計数装置の制御方式に
関する。

（従来技術） 多数の計量機の夫々に具備された計量ホッパに物品を供
給し、各計量機による計量値に基すいて組合せ演算を行
ない、組合せ合計重量値が目標重量に最も近い最適の組
合せを選択し、その最適組合せに該当する計量機の計量
イッパを開いて物品を排出するようにした組合せ計量装
置が実用化されている。

このような組合せ計量装置においては、最適組合せに該
当して被計量物を排出した計量ホッパにはその上方に配
備されたプールホッパから直ちに次回計量用の物品が投
入され、これらのプールホッパには電磁フィーダにより
貯留部から物品が分散供給されるように構成されている
。第１図は組合せ計量装置の概略図であり、計量機Ｗ１
〜Ｗｎにより得られた計量値ＸＩ　−Ｘｎはマルチプレ
クサ２に入力される。包装機５からのタイミング信号Ｔ
によりマイクロコンピュータで構成される演算制御装置
４が信号Ｓをマルチプレクサ２に印加すると、各計量信
号はＡ／Ｄ変換器３に順次取込まれ、デジタル信号が演
算制御装置４に送られる。演算制御装置４は該デジタル
信号を記憶装置６に記憶せしめるとともに該装置６から
必要な命令を読出し、組合せ加算の演算を行なって組合
せ合計重量値をめて目標重量値Ｘｓと比較して組合せ合
計重量値が目標重量値Ｘｓに最も近い組合せをめる。こ
の組合せの組合せ合計重量値が上限重量設定値Ｘｕを超
過しない場合は、この組合せが最適組合せとなる。最適
組合せ加算値が得られると、８１量ホツパ、排出装置等
計量機の駆動部７に所定の制御信号Ｃを与えて物品を排
出し、続いて電磁フィーダ、プールホッパ、計量ホッパ
等に次回の計量を行なうための制御信号が送られる。

（従来技術の問題点） ＣＰＵ（中央処理装置）を用いて制御系を構成する場合
には、ＣＰＵが雑音信号等により暴走した時に系全体の
安全性を得るためには、ＣＰＵが自己復帰しなければな
らないが、従来はこのような自己復帰の有効な手段がな
かった。これについて更に詳しく説明すると、一般にマ
イクロコンピュータは第２図に示すように、ＲＯＭ　（
読出し専用メモリ）に記憶された命令をＣＰＵに読出す
ことにより動作が開始される。

ＣＰＵは実行すべき順番に従ってアドレスバスにアドレ
ス信号を出力すると、ＲＯＭは自動的にデータバスに命
令語を出力する。ところで、組合せ計量装置は位相制御
されるＳＣＲ（サイリスタ）で駆動される電磁フィーダ
を有しているので、電気的な雑音信号が発生してＣＰＵ
に入り込み、誤った命令語を読んでしまう場合が生じる
。例えば第３図（ａ）に示すような、３バイト、２バイ
ト、２バイト、３バイト・・・からなる命令語１〜４が
形成されている場合に、第３図（ｂ）に示すように命令
語２を３バイトで誤読したり、ＣＡＬＬ命令やＪＵＭＰ
命令等のアドレス指定命令を誤読すると、マイクロコン
ピュータのシステムは正常に動作できなくなる。

（発明の目的） 本発明は、マイクロコンピュータのプログラムを全て割
込みにより作成して、複数の処理を行なう際に各処理終
了後雑音信号で誤動作することなくいつでも正しいアド
レスからスタートできるようにし、割込が発生するまで
の間に誤動作が生じても、割込が発生すると正しい割込
待ちのアドレスを設足しなおすことにより、マイクロコ
ンピュータを正常に戻すようにして各ユニット毎に自己
復帰が可能なコンピュータシステムを用いた組合せ計量
又は計数装置の制御方式を提供することを目的とする。

（発明の概要） 本発明は、複数の計量機に投入されている物品の重量を
計量すると共に、各重量値又は各重量値から変換された
物品の個数を組合せて組合せ合計値が目標値に最も近い
最適の組合せを選択し、選択した組合せの計量機から物
品を排出させる組合せ計量又は計数を行なう場合に、各
計量機の駆動部に個別にＣＰＵを設け、各個別のＣＰＵ
を主ＣＰＵに接続して駆動部の制御を行ない、その際の
個別のＣＰＵに対する動作指令は常に個別ＣＰＵへの割
込処理により設定して組合せ計量又は計数装置を制御す
るものである。

また、割込処理の指令信号は、主ＣＰＵに接続されてい
るデータバスラインからのリクエストで与えるものと、
駆動部の交流電源のゼロクロス点に同期して与えるもの
とがあり、前者の割込処理では物品の計量及び最適組合
せとして選択されたホッパの駆動を行ない、後者の割込
処理では、電磁フィーダのＳＣＨの位相角制御を行なう
ものである。

（実施例） 以下図により本発明の実施例について説明する−ａにマ
イクロコンピュータは外部からの電気信号により割込み
が行なわれると割込プログラムが開始されるが、割込処
理は最も優先度の高い処理であり、しかも割込プログラ
ムのスタートアドレスは規定されているので雑音により
誤動作することがない。本発明はこのような割込処理の
プログラムの特性を用いるもので第４図は操作手順のフ
ローチャートを示している。即ち、割込待ちの状態で割
込要求ｌが出されるとＣＰＵがこの要求を受けイ４けて
所定のプログラムに従い処理ｌを実行し、処理ｌが終了
すると割込み待ちの待機プログラムのアドレスへ復帰し
て再び割込待ちの状態とする。次いで割込２、割込３の
要求が出された場合にも同様に処理２、処理３を実行し
、常に割込み待ちの待機プログラムのアドレスへの復帰
を経て割込待ちの状態とする。このような割込処理につ
いて従来例と比較すると、従来の割込処理は第５図に示
されるように割込要因１〜５は連続してＣＰＵに受け付
けら、特定アドレスにジャンプしてプログラムを実行す
るが、本発明の割込処理は第６図に示すように割込要因
１〜５につきそれぞれ独立して割込待ちのアドレス設定
を行なっている。即ち、マイクロコンピュータによる処
理プログラムを全て割込プログラムで作成し、必要な処
理操作は電気信号が常に割込入力端子に印加されること
により開始されるようにする。

次に、第７図〜第１０図を参照して、本発明の実施例を
より具体的に説明する。

本発明に係る組合せ計量装置は独立した駆動部を複数個
有しているので、各駆動部毎にサブ中央処理装置（ＣＰ
Ｕ）を設けてこれをメインＣＰＵに接続することにより
高度な処理操作を行なっている。第７図（Ａ）はこのよ
うなコンピュータ制御系の概略図で、サブＣＰＵ−１−
ＣＰＵ−ｎをデータハイウェイで結び、これをパスライ
ンによりメインＣＰＵ−０に接続している。

次に、各ユニットは第７図（Ｂ）に示されるように構成
されている。即ち、各ユニットは、■フィーダ時間／フ
ィーダ強度制御装置、■プールホフパクラッチ、■プー
ルホッパブレーキ、■プールホッパ動作センサ、■計量
ホッパクラッチ、■、計量ホ、ツバブレーキ、■計量ホ
ッパ動作センサがら成り、フィーダはフィーダ時間／フ
ィーダ強度制御装置■で制御され、プールホッパは、プ
ールホッパクラッチ■、プールホッパブレーキ■を用い
て操作され、プールホッパ動作センサ＠でプールホッパ
が正常に動作したか否かの確認を行なう、計量ホッパは
、計量ホッパクラッチ（ゆ、計量ホッパブレーキ■を用
いて操作され、計量ホッパ動作センサ■で計量ホッパが
正常に動作したか否かの確認を行なう。第８図はメイン
ＣＰＵと駆動ユニット内サブＣＰＵとの相互の処理手順
を示すフローチャートで、包装機からのタイミング信号
がメインＣＰＵに与えられると、メインＣＰＵは各サブ
ＣＰＵに対して重量データリクエストの信号を送る。サ
ブＣＰＵはメインｃＰＵからの信号を受信すると、Ａ／
Ｄ変換器に計量データを取込み、重量データをメインＣ
ＰＵに送出する（処理ステップ（イ））。メインＣＰＵ
は重量データを記憶しこの“データに基すいて組合せ演
算を行ない、最適の組合せとなる計量ホッパを選択して
該当する計量機へ駆動リクエストの信号を送る。信号を
受信したサブＣＰＵは、計量ホッパ駆動、プールホッパ
駆動、フィーダプリセットの各制御を行ない、これが終
了すると完了コマンドをメインＣＰＵに送出する（処理
ステップ（ロ））。

第９図は各駆動ユニット内のサブＣＰＵの割込処理の具
体的な手順を示すフローチャートで、割込処理は、デー
タバスからのリクエスト信号又は交流２００Ｖの負電圧
から正電圧へ変化する時のゼロクロス点において発生さ
れる信号によって開始される。ここで、ゼロクロス点は
！磁フィーダを駆動する交流電源について検出するので
、例えば６０Ｈｚの電源であれば毎秒６０回の割込信号
が発生する。この割込信号は、正常な動作状態であれば
ＣＰＵのＨＡＬＴ　（停止）ルーチン中にかけられるが
、異常時には暴走中に割込がかけられることになる。Ｃ
ＰＵに割込がかけられると、スタックレジスタのアドレ
スチェックを行なう。これは、ＣＰＵのＨＡＬＴ状態を
正常なアドレスで実行していたかどうかを調べてＣＰＵ
の暴走の有無を確認するためである。暴走していたので
あれば、正しいアドレスに、即ちＨＡＬＴルーチンのア
ドレスに書き換えを行ない、各入出力ポートのは初期値
に設定しておく。

次に、割込要因をチェックして、メインＣＰＵからのデ
ータバスラインリクエストによる場合には指令を受信し
て、第８図の（イ）又は（ロ）アステップを実行する。

（イ）、（ロ）のステップが終了すればＨＡＬＴルーチ
ンにリターンする。

２００ｖゼロクロスによる場合には、最初にフィーダ駆
動カウンタのカウント値がゼロになっているかどうかを
確認する。このフィーダ駆動カウンタは、第８図（ロ）
のステップにおいて、ホッパ駆動の指令を受信した後に
、フィーダプリセットステップで所定値に設定される。

フィーダ駆動カウンタのカウント値がゼロになっていな
い場合には、カウンタをディクリメントし、電磁フィー
ダ駆動用のＳＣＲの点弧角タイマを動作させ、第１Ｏ図
で示すように位相角ｔでＳＣＲを点弧してＨＡＬＴルー
チンにリターンする。フィーダは所定時間、カウンタで
設定された周期の開動作する。

例えば動作期間を０．３秒とすれば、６０Ｈｚの電源の
場合には１８周期の間フィーダが駆動される。なお、第
９図においてカウンタのカウント値がゼロの場合又はＳ
ＣＲの点弧が終了するとＨＡＬＴルーチンにリターンす
る。

また、各計量ホッパ内の物品の重量を物品の個数に変換
し、変換された各個数で組合せ演算を行って設定された
目標個数に等しいかまたはそれに最も近い最適組合せを
める組合せ計数装置においても本発明を実施することが
できる。

（発明の効果） 以上説明したように、本発明の組合せ計量又は計数装置
の制御方式は、各ユニット毎に設置されたサブＣＰＵの
処理をすべて割込み処理により実行するようにプログラ
ムを作成しているので、雑音信号による命令の誤読を防
止でき、常に正しいアドレスで処理のスタートが開始さ
れる。又交流電源のゼロクロス点毎に割込信号を発生さ
せてＣＰＵの暴走をチェックしており、暴走が生じてい
た場合には正しい割込待ちのアドレスを設定し直すこと
により、マイクロコンピュータを正常状態に戻せるよう
にしている。また、割込が発生したときに正しい割込待
ちをしていたかどうかを調べることができるので、シス
テムを正常化してから割込処理を実行することも可能と
なる。このような割込み処理を行なう複数のサブＣＰＵ
を各計量様毎の駆動部制御に用いて、データハイウェイ
で接続し、これをデータバスラインによりメインＣＰＵ
に連結した場合には、各サブＣＰＵは暴走に対して自己
復帰機能を有しているので、システム全体の信頼性が高
い組合せ計量又は計数装置の制御を行なうことができる
。

【図面の簡単な説明】

第１図は組合せ計量装置の概略図、第２図はＣＰＵとＲ
ＯＭとの基本的な関係を説明する図、第３図（ａ）、（
ｂ）は命令語の構成を説明する図、第４図は本発明によ
る割込処理の手順を示すフローチャート、第５図、第６
図は従来例、本発明の割込処理の概念を説明する図、第
７図（Ａ）は本発明の対象とする組合せ計量装置の制御
系の概略図、第７図（Ｂ）゛はｌユニットの構成概略図
、第８図は本発明におけるメインＣＰＵとサブＣＰＵと
の処理手順を示すフローチャート、第９図はサブＣＰＵ
での割込処理の手順を示すフローチャート、第１０図は
電磁フィーダの制御ＳＣＨの位相制御を説明する図であ
る。 ■・・・計量機　２・・・マルチプレクサ３・・・Ａ／
Ｄ変換器　４・・・演算制御装置５・・・包装機　６・
・・記憶装置 ７・・・駆動部 特許出願人　株式会社石田衡器製作所 代　理　人　弁理士　辻　實 （外１名） 第４図 第５図 第６図 第８図

Claims (3)

【特許請求の範囲】
1. （１）複数の計量機に投入されている物品の重量を計量
   すると共に、各重量値又は各重量値から変換された物品
   の個数を組合せて組合せ合計値が目標値に最も近い最適
   の組合せを選択し、選択した組合せの計量機から物品を
   排出させるようにした組合せ計量又は計数装置の制御方
   式において。 各計量機の駆動部に個別に中央処理装置を設け、各個別
   の中央処理装置を主中央処理装置に接続して駆動部の制
   御を行ない、個別の中央処理装置に対する動作指令は、
   常に個別中央処理装置の割込処理により設定するように
   した組合せ計量又は計数装置の制御方式。
2. （２）割込処理の要求は、主中央処理装置に接続されて
   いるデータへスラインから与えるようにした特許請求の
   範囲第（１）項に記載の組合せ計量又は計数装置の制御
   方式。
3. （３）割込処理の指令信号を、前記駆動部の交流電源の
   ゼロクロス点と同期して発生させるようにした特許請求
   の範囲第（１）項に記載の組合せ計量又は計数装置の制
   御方式。