JPH0772001A - 組合せ計量又は計数装置 - Google Patents
組合せ計量又は計数装置Info
- Publication number
- JPH0772001A JPH0772001A JP35854191A JP35854191A JPH0772001A JP H0772001 A JPH0772001 A JP H0772001A JP 35854191 A JP35854191 A JP 35854191A JP 35854191 A JP35854191 A JP 35854191A JP H0772001 A JPH0772001 A JP H0772001A
- Authority
- JP
- Japan
- Prior art keywords
- weighing
- interrupt
- cpu
- combination
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weight Measurement For Supplying Or Discharging Of Specified Amounts Of Material (AREA)
Abstract
(57)【要約】
【目的】ノイズ等の混入により誤動作することがあって
も、各計量機毎に自己復帰が可能な新たな組合せ計量又
は計数装置を提供すること。 【構成】組合せ計量装置又は組合せ計数装置において、
主中央処理装置から伝送される動作指令に基づいて計量
機に設けられた各中央処理装置を割込処理により個別に
駆動制御するように構成しておき、該割込み処理指令が
発せられた時、各中央処理装置は正常な割込み処理実行
可能な状態にリセットされる。
も、各計量機毎に自己復帰が可能な新たな組合せ計量又
は計数装置を提供すること。 【構成】組合せ計量装置又は組合せ計数装置において、
主中央処理装置から伝送される動作指令に基づいて計量
機に設けられた各中央処理装置を割込処理により個別に
駆動制御するように構成しておき、該割込み処理指令が
発せられた時、各中央処理装置は正常な割込み処理実行
可能な状態にリセットされる。
Description
【０００１】
【産業上の利用分野】本発明は、電気的雑音が生じても
正常なプログラムが実行されるようにした組合せ計量又
は計数装置に関する。
正常なプログラムが実行されるようにした組合せ計量又
は計数装置に関する。
【０００２】
【従来の技術】多数の計量機の夫々に具備された計量ホ
ッパに物品を供給し、各計量機による計量値に基づいて
組合せ演算を行ない、組合せ合計重量値が目標重量に最
も近い最適の組合せを選択し、その最適組合せに該当す
る計量機の計量ホッパを開いて物品を排出するようにし
た組合せ計量装置が実用化されている。
ッパに物品を供給し、各計量機による計量値に基づいて
組合せ演算を行ない、組合せ合計重量値が目標重量に最
も近い最適の組合せを選択し、その最適組合せに該当す
る計量機の計量ホッパを開いて物品を排出するようにし
た組合せ計量装置が実用化されている。
【０００３】このような組合せ計量装置においては、最
適組合せに該当して被計量物を排出した計量ホッパには
その上方に配備されたプールホッパから直ちに次回計量
用の物品が投入され、これらのプールホッパには、その
上段に配置された分散供給装置としての電磁フィーダか
ら物品が個別に供給されるように構成されている。図１
は組合せ計量装置の概略図であり、各計量機の計量ホッ
パＷ1 〜Ｗｎにより得られた計量値Ｘ1 〜Ｘｎはマルチ
プレクサ２に入力される。包装機５からのタイミング信
号Ｔによりマイクロコンピュータで構成される演算制御
装置４が信号Ｓをマルチプレクサ２に印加すると、各計
量信号はＡ／Ｄ変換器３に順次取込まれ、デジタル信号
が演算制御装置４に送られる。演算制御装置４は該デジ
タル信号を記憶装置６に記憶せしめるとともに該装置６
から必要な命令を読出し、組合せ加算の演算を行なって
組合せ合計重量値を求めて目標重量値Ｘｓと比較して組
合せ合計重量値が目標重量値Ｘｓに最も近い組合せを求
める。この組合せ合計重量値が上限重量設定値Ｘｕを超
過しない場合は、この組合せが最適組合せとなる。最適
組合せが得られると、その組合せに該当する計量機の駆
動部７に所定の制御信号Ｃを与えて計量ホッパから物品
を排出し、続いてプールホッパ、電磁フィーダを順次制
御して、次回計量用の物品をプールホッパから計量ホッ
パへ、次々回計量用の物品を電磁フィーダからプールホ
ッパへと順次投入する。
適組合せに該当して被計量物を排出した計量ホッパには
その上方に配備されたプールホッパから直ちに次回計量
用の物品が投入され、これらのプールホッパには、その
上段に配置された分散供給装置としての電磁フィーダか
ら物品が個別に供給されるように構成されている。図１
は組合せ計量装置の概略図であり、各計量機の計量ホッ
パＷ1 〜Ｗｎにより得られた計量値Ｘ1 〜Ｘｎはマルチ
プレクサ２に入力される。包装機５からのタイミング信
号Ｔによりマイクロコンピュータで構成される演算制御
装置４が信号Ｓをマルチプレクサ２に印加すると、各計
量信号はＡ／Ｄ変換器３に順次取込まれ、デジタル信号
が演算制御装置４に送られる。演算制御装置４は該デジ
タル信号を記憶装置６に記憶せしめるとともに該装置６
から必要な命令を読出し、組合せ加算の演算を行なって
組合せ合計重量値を求めて目標重量値Ｘｓと比較して組
合せ合計重量値が目標重量値Ｘｓに最も近い組合せを求
める。この組合せ合計重量値が上限重量設定値Ｘｕを超
過しない場合は、この組合せが最適組合せとなる。最適
組合せが得られると、その組合せに該当する計量機の駆
動部７に所定の制御信号Ｃを与えて計量ホッパから物品
を排出し、続いてプールホッパ、電磁フィーダを順次制
御して、次回計量用の物品をプールホッパから計量ホッ
パへ、次々回計量用の物品を電磁フィーダからプールホ
ッパへと順次投入する。
【０００４】
【発明が解決しようとする課題】このような組合せ計量
装置では、各計量機を１個のマイクロコンピュータで制
御するには処理能力の点で限界があったので、特に計量
スピードを上げたり計量機の台数を増設する場合には無
理があった。又、ＣＰＵ（中央処理装置）を用いて制御
系を構成する場合には、ＣＰＵが雑音信号等により暴走
した時に系全体の安全性を得るためには、ＣＰＵが自己
復帰しなければならないが、従来はこのような自己復帰
の有効な手段がなかった。これについて更に詳しく説明
すると、一般にマイクロコンピュータは図２に示すよう
に、ＲＯＭ（読出し専用メモリ）に記憶された命令をＣ
ＰＵに読出すことにより動作が開始される。
装置では、各計量機を１個のマイクロコンピュータで制
御するには処理能力の点で限界があったので、特に計量
スピードを上げたり計量機の台数を増設する場合には無
理があった。又、ＣＰＵ（中央処理装置）を用いて制御
系を構成する場合には、ＣＰＵが雑音信号等により暴走
した時に系全体の安全性を得るためには、ＣＰＵが自己
復帰しなければならないが、従来はこのような自己復帰
の有効な手段がなかった。これについて更に詳しく説明
すると、一般にマイクロコンピュータは図２に示すよう
に、ＲＯＭ（読出し専用メモリ）に記憶された命令をＣ
ＰＵに読出すことにより動作が開始される。
【０００５】ＣＰＵは実行すべき順番に従ってアドレス
バスにアドレス信号を出力すると、ＲＯＭは自動的にデ
ータバスに命令語を出力する。ところで、組合せ計量装
置は位相制御されるＳＣＲ（サイリスタ）で駆動される
電磁フィーダを有しているので、電気的な雑音信号が発
生してＣＰＵに入り込み、誤った命令語を読んでしまう
場合が生じる。例えば図３の左側に示すような、３バイ
ト、２バイト、２バイト、３バイト…からなる命令語１
〜４が形成されている場合に、図３の右側に示すように
命令語２を３バイトで誤読したり、ＣＡＬＬ命令やＪＵ
ＭＰ命令等のアドレス指定命令を誤読すると、マイクロ
コンピュータのシステムは正常に動作できなくなる。
バスにアドレス信号を出力すると、ＲＯＭは自動的にデ
ータバスに命令語を出力する。ところで、組合せ計量装
置は位相制御されるＳＣＲ（サイリスタ）で駆動される
電磁フィーダを有しているので、電気的な雑音信号が発
生してＣＰＵに入り込み、誤った命令語を読んでしまう
場合が生じる。例えば図３の左側に示すような、３バイ
ト、２バイト、２バイト、３バイト…からなる命令語１
〜４が形成されている場合に、図３の右側に示すように
命令語２を３バイトで誤読したり、ＣＡＬＬ命令やＪＵ
ＭＰ命令等のアドレス指定命令を誤読すると、マイクロ
コンピュータのシステムは正常に動作できなくなる。
【０００６】本発明は、複数のマイクロコンピュータを
使用して分散処理を図ることにより、負荷を軽減して計
量能力を向上させることができるとともに、計量機台数
の増設にも容易に対応することができ、又、ノイズ等の
混入により誤動作することがあっても、各計量機毎に自
己復帰が可能な新たな組合せ計量又は計数装置を提供す
ることを目的とする。
使用して分散処理を図ることにより、負荷を軽減して計
量能力を向上させることができるとともに、計量機台数
の増設にも容易に対応することができ、又、ノイズ等の
混入により誤動作することがあっても、各計量機毎に自
己復帰が可能な新たな組合せ計量又は計数装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上述のような発明の目的
を達成するために、本発明は複数の計量機に投入された
物品の重量を計量し、得られた各重量値又は各重量値か
ら変換された物品の個数を組合せて組合せ合計値が目標
値に最も近い最適の組合せを選択し、選択した組合せの
計量機から物品を排出させるようにした組合せ計量又は
計数装置において、各計量機に個別に中央処理装置を設
け、各個別の中央処理装置を全体を統括する主中央処理
装置に接続し、その主中央処理装置から伝送される動作
指令に基づいて各中央処理装置を割込処理により個別に
駆動制御する割込制御手段を有し、該割込制御手段は、
主中央処理装置に接続されているデータバスラインから
のリクエストによる割込制御命令で動作するか駆動部の
交流電源のゼロクロス点に同期して動作するかのいずれ
か一方で行ない、割込みの発生時に中央処理装置を正常
な割込み処理実行状態にリセットする手段を具備するこ
とを特徴とする組合せ計量又は計数装置を提供するもの
である。
を達成するために、本発明は複数の計量機に投入された
物品の重量を計量し、得られた各重量値又は各重量値か
ら変換された物品の個数を組合せて組合せ合計値が目標
値に最も近い最適の組合せを選択し、選択した組合せの
計量機から物品を排出させるようにした組合せ計量又は
計数装置において、各計量機に個別に中央処理装置を設
け、各個別の中央処理装置を全体を統括する主中央処理
装置に接続し、その主中央処理装置から伝送される動作
指令に基づいて各中央処理装置を割込処理により個別に
駆動制御する割込制御手段を有し、該割込制御手段は、
主中央処理装置に接続されているデータバスラインから
のリクエストによる割込制御命令で動作するか駆動部の
交流電源のゼロクロス点に同期して動作するかのいずれ
か一方で行ない、割込みの発生時に中央処理装置を正常
な割込み処理実行状態にリセットする手段を具備するこ
とを特徴とする組合せ計量又は計数装置を提供するもの
である。
【０００８】
【作用】組合せ計量装置又は組合せ計数装置において、
主中央処理装置から伝送される動作指令に基づいて計量
機に設けられた各中央処理装置を割込処理により個別に
駆動制御するように構成しておき、該割込み処理指令が
発せられた時、各中央処理装置は正常な割込み処理実行
可能な状態にリセットされる。
主中央処理装置から伝送される動作指令に基づいて計量
機に設けられた各中央処理装置を割込処理により個別に
駆動制御するように構成しておき、該割込み処理指令が
発せられた時、各中央処理装置は正常な割込み処理実行
可能な状態にリセットされる。
【０００９】
【実施例】以下図により本発明の実施例について説明す
る。一般にマイクロコンピュータは外部からの電気信号
により割込みが行なわれると割込プログラムが開始され
るが、割込処理は最も優先度の高い処理であり、しかも
割込プログラムのスタートアドレスは規定されているの
で雑音により誤動作することがない。本発明はこのよう
な割込処理のプログラムの特性を用いるもので図４は操
作手順のフローチャートを示している。即ち、割込待ち
の状態で割込要求１が出されるとＣＰＵがこの要求を受
け付けて所定のプログラムに従い処理１を実行し、処理
１が終了すると割込み待ちの待機プログラムのアドレス
へ復帰して再び割込待ちの状態とする。次いで割込２、
割込３の要求が出された場合にも同様に処理２、処理３
を実行し、常に割込み待ちの待機プログラムのアドレス
への復帰を経て割込待ちの状態とする。このような割込
処理について従来例と比較すると、従来の割込処理は図
５に示されるように割込要因１〜５は連続してＣＰＵに
受け付けられ、特定アドレスにジャンプしてプログラム
を実行するが、本発明の割込処理は図６に示すように割
込要因１〜５につきそれぞれ独立して割込待ちのアドレ
ス設定を行なっている。即ち、マイクロコンピュータに
よる処理プログラムを全て割込プログラムで作成し、必
要な処理操作は電気信号が常に割込入力端子に印加され
ることにより開始されるようにする。
る。一般にマイクロコンピュータは外部からの電気信号
により割込みが行なわれると割込プログラムが開始され
るが、割込処理は最も優先度の高い処理であり、しかも
割込プログラムのスタートアドレスは規定されているの
で雑音により誤動作することがない。本発明はこのよう
な割込処理のプログラムの特性を用いるもので図４は操
作手順のフローチャートを示している。即ち、割込待ち
の状態で割込要求１が出されるとＣＰＵがこの要求を受
け付けて所定のプログラムに従い処理１を実行し、処理
１が終了すると割込み待ちの待機プログラムのアドレス
へ復帰して再び割込待ちの状態とする。次いで割込２、
割込３の要求が出された場合にも同様に処理２、処理３
を実行し、常に割込み待ちの待機プログラムのアドレス
への復帰を経て割込待ちの状態とする。このような割込
処理について従来例と比較すると、従来の割込処理は図
５に示されるように割込要因１〜５は連続してＣＰＵに
受け付けられ、特定アドレスにジャンプしてプログラム
を実行するが、本発明の割込処理は図６に示すように割
込要因１〜５につきそれぞれ独立して割込待ちのアドレ
ス設定を行なっている。即ち、マイクロコンピュータに
よる処理プログラムを全て割込プログラムで作成し、必
要な処理操作は電気信号が常に割込入力端子に印加され
ることにより開始されるようにする。
【００１０】次に、図７〜図１０を参照して、本発明の
実施例をより具体的に説明する。
実施例をより具体的に説明する。
【００１１】本発明に係る組合せ計量装置は、各計量機
毎に独立した駆動部を有しているので、この駆動部毎に
サブ中央処理装置（ＣＰＵ）を設け、これを組合せ演算
を実行して各計量機を統括的に管理するメインＣＰＵに
接続することにより、これまでの駆動部の制御を各サブ
中央処理装置（ＣＰＵ）に分散させている。図７（Ａ）
は、このようなコンピュータ制御系の概略図で、サブＣ
ＰＵ−１〜ＣＰＵ−ｎをデータハイウェイで結び、これ
をバスラインによりメインＣＰＵ−０に接続している。
毎に独立した駆動部を有しているので、この駆動部毎に
サブ中央処理装置（ＣＰＵ）を設け、これを組合せ演算
を実行して各計量機を統括的に管理するメインＣＰＵに
接続することにより、これまでの駆動部の制御を各サブ
中央処理装置（ＣＰＵ）に分散させている。図７（Ａ）
は、このようなコンピュータ制御系の概略図で、サブＣ
ＰＵ−１〜ＣＰＵ−ｎをデータハイウェイで結び、これ
をバスラインによりメインＣＰＵ−０に接続している。
【００１２】次に、各計量機の駆動部ユニットは、図７
（Ｂ）に示すように構成されている。即ち、各駆動部ユ
ニットは、プールホッパに物品を供給する電磁フィーダ
の、（１）フィーダ時間／フィーダ強度制御装置、常時
回転しているメインモータ（図示せず）の回転力をプー
ルホッパのゲート開閉機構に伝達する、（２）プールホ
ッパクラッチ、ゲートを制動する、（３）プールホッパ
ブレーキ、（４）プールホッパ動作センサ、並びに同じ
くメインモータの回転力を計量ホッパのゲート開閉機構
に伝達する、（５）計量ホッパクラッチ、ホッパゲート
を制動する、（６）計量ホッパブレーキ、（７）計量ホ
ッパ動作センサ等から構成されている。そして、上記フ
ィーダは、フィーダ時間／フィーダ強度制御装置（１）
を介して制御され、プールホッパは、プールホッパクラ
ッチ（２）とプールホッパブレーキ（３）とを介してゲ
ートが開閉制御され、その際に、プールホッパ動作セン
サ（４）でプールホッパが正常に動作したか否かの確認
が行われる。また、計量ホッパは、計量ホッパクラッチ
（５）と計量ホッパブレーキ（６）とを介して開閉制御
され、その際に、計量ホッパ動作センサ（７）で計量ホ
ッパが正常に動作したか否かの確認が行われる。
（Ｂ）に示すように構成されている。即ち、各駆動部ユ
ニットは、プールホッパに物品を供給する電磁フィーダ
の、（１）フィーダ時間／フィーダ強度制御装置、常時
回転しているメインモータ（図示せず）の回転力をプー
ルホッパのゲート開閉機構に伝達する、（２）プールホ
ッパクラッチ、ゲートを制動する、（３）プールホッパ
ブレーキ、（４）プールホッパ動作センサ、並びに同じ
くメインモータの回転力を計量ホッパのゲート開閉機構
に伝達する、（５）計量ホッパクラッチ、ホッパゲート
を制動する、（６）計量ホッパブレーキ、（７）計量ホ
ッパ動作センサ等から構成されている。そして、上記フ
ィーダは、フィーダ時間／フィーダ強度制御装置（１）
を介して制御され、プールホッパは、プールホッパクラ
ッチ（２）とプールホッパブレーキ（３）とを介してゲ
ートが開閉制御され、その際に、プールホッパ動作セン
サ（４）でプールホッパが正常に動作したか否かの確認
が行われる。また、計量ホッパは、計量ホッパクラッチ
（５）と計量ホッパブレーキ（６）とを介して開閉制御
され、その際に、計量ホッパ動作センサ（７）で計量ホ
ッパが正常に動作したか否かの確認が行われる。
【００１３】図８は、メインＣＰＵと駆動ユニット内の
サブＣＰＵとの相互の処理手順を示すフローチャート
で、包装機からのタイミング信号がメインＣＰＵに与え
られると、メインＣＰＵは、各サブＣＰＵに対して重量
データリクエストの信号を送る。各サブＣＰＵは、メイ
ンＣＰＵからの信号を割り込みによって受信すると、そ
れぞれのＡ／Ｄ変換器に計量データを取り込み、これを
デジタル重量データに変換してメインＣＰＵに送出する
（処理ステップ（イ））。メインＣＰＵは、各サブＣＰ
Ｕからの重量データを記憶し、これらのデータに基づい
て組合せ演算を行い、最適組合せとなる計量機を選択し
て該当する計量機へ駆動リクエストの信号を送る。この
信号を割り込みにより受信したサブＣＰＵは、計量ホッ
パ駆動、プールホッパ駆動、フィーダプリセットの各制
御を行い、これが終了すると完了コマンドをメインＣＰ
Ｕに送出する（処理ステップ（ロ））。
サブＣＰＵとの相互の処理手順を示すフローチャート
で、包装機からのタイミング信号がメインＣＰＵに与え
られると、メインＣＰＵは、各サブＣＰＵに対して重量
データリクエストの信号を送る。各サブＣＰＵは、メイ
ンＣＰＵからの信号を割り込みによって受信すると、そ
れぞれのＡ／Ｄ変換器に計量データを取り込み、これを
デジタル重量データに変換してメインＣＰＵに送出する
（処理ステップ（イ））。メインＣＰＵは、各サブＣＰ
Ｕからの重量データを記憶し、これらのデータに基づい
て組合せ演算を行い、最適組合せとなる計量機を選択し
て該当する計量機へ駆動リクエストの信号を送る。この
信号を割り込みにより受信したサブＣＰＵは、計量ホッ
パ駆動、プールホッパ駆動、フィーダプリセットの各制
御を行い、これが終了すると完了コマンドをメインＣＰ
Ｕに送出する（処理ステップ（ロ））。
【００１４】図９は各駆動ユニット内のサブＣＰＵの割
込処理の具体的な手順を示すフローチャートで、割込処
理は、データバスからのリクエスト信号又は交流２００
Ｖの負電圧から正電圧へ変化する時のゼロクロス点にお
いて発生される信号によって開始される。ここで、ゼロ
クロス点は電磁フィーダを駆動する交流電源について検
出するので、例えば６０Ｈｚの電源であれば毎秒６０回
の割込信号が発生する。この割込信号は、正常な動作状
態であればＣＰＵのＨＡＬＴ（停止）ルーチン中にかけ
られるが、異常時には暴走中に割込がかけられることに
なる。ＣＰＵに割込がかけられると、スタックレジスタ
のアドレスチェックを行なう。これは、ＣＰＵのＨＡＬ
Ｔ状態を正常なアドレスで実行していたかどうかを調べ
てＣＰＵの暴走の有無を確認するためである。暴走して
いたのであれば、正しいアドレスに、即ちＨＡＬＴルー
チンのアドレスに書き換えを行ない、各入出力ポートは
初期値に設定しておく。
込処理の具体的な手順を示すフローチャートで、割込処
理は、データバスからのリクエスト信号又は交流２００
Ｖの負電圧から正電圧へ変化する時のゼロクロス点にお
いて発生される信号によって開始される。ここで、ゼロ
クロス点は電磁フィーダを駆動する交流電源について検
出するので、例えば６０Ｈｚの電源であれば毎秒６０回
の割込信号が発生する。この割込信号は、正常な動作状
態であればＣＰＵのＨＡＬＴ（停止）ルーチン中にかけ
られるが、異常時には暴走中に割込がかけられることに
なる。ＣＰＵに割込がかけられると、スタックレジスタ
のアドレスチェックを行なう。これは、ＣＰＵのＨＡＬ
Ｔ状態を正常なアドレスで実行していたかどうかを調べ
てＣＰＵの暴走の有無を確認するためである。暴走して
いたのであれば、正しいアドレスに、即ちＨＡＬＴルー
チンのアドレスに書き換えを行ない、各入出力ポートは
初期値に設定しておく。
【００１５】次に、割込要因をチェックして、メインＣ
ＰＵからのデータバスラインリクエストによる場合には
指令を受信して、図８の（イ）又は（ロ）のステップを
実行する。（イ），（ロ）のステップが終了すればＨＡ
ＬＴルーチンにリターンする。２００Ｖゼロクロスによ
る場合には、最初にフィーダ駆動カウンタのカウント値
がゼロになっているかどうかを確認する。このフィーダ
駆動カウンタは、図８（ロ）のステップにおいて、ホッ
パ駆動の指令を受信した後に、フィーダプリセットステ
ップで所定値に設定される。フィーダ駆動カウンタのカ
ウント値がゼロになっていない場合には、カウンタをデ
ィクリメントし、電磁フィーダ駆動用のＳＣＲの点弧角
タイマを動作させ、図１０で示すように位相角ｔでＳＣ
Ｒを点弧してＨＡＬＴルーチンにリターンする。フィー
ダは所定時間、カウンタで設定された周期の間動作す
る。例えば動作期間を０．３秒とすれば、６０Ｈｚの電
源の場合には１８周期の間フィーダが駆動される。な
お、図９においてカウンタのカウント値がゼロの場合又
はＳＣＲの点弧が終了するとＨＡＬＴルーチンにリター
ンする。
ＰＵからのデータバスラインリクエストによる場合には
指令を受信して、図８の（イ）又は（ロ）のステップを
実行する。（イ），（ロ）のステップが終了すればＨＡ
ＬＴルーチンにリターンする。２００Ｖゼロクロスによ
る場合には、最初にフィーダ駆動カウンタのカウント値
がゼロになっているかどうかを確認する。このフィーダ
駆動カウンタは、図８（ロ）のステップにおいて、ホッ
パ駆動の指令を受信した後に、フィーダプリセットステ
ップで所定値に設定される。フィーダ駆動カウンタのカ
ウント値がゼロになっていない場合には、カウンタをデ
ィクリメントし、電磁フィーダ駆動用のＳＣＲの点弧角
タイマを動作させ、図１０で示すように位相角ｔでＳＣ
Ｒを点弧してＨＡＬＴルーチンにリターンする。フィー
ダは所定時間、カウンタで設定された周期の間動作す
る。例えば動作期間を０．３秒とすれば、６０Ｈｚの電
源の場合には１８周期の間フィーダが駆動される。な
お、図９においてカウンタのカウント値がゼロの場合又
はＳＣＲの点弧が終了するとＨＡＬＴルーチンにリター
ンする。
【００１６】また、各計量ホッパ内の物品の重量を単体
重量で割って物品の個数に変換し、変換された各個数で
組合せ演算を行って設定された目標個数に等しいかまた
はそれに最も近い最適組合せを求める組合せ計数装置に
おいても本発明を実施することができる。
重量で割って物品の個数に変換し、変換された各個数で
組合せ演算を行って設定された目標個数に等しいかまた
はそれに最も近い最適組合せを求める組合せ計数装置に
おいても本発明を実施することができる。
【００１７】
【発明の効果】以上説明したように、本発明の組合せ計
量又は計数装置では、計量機の駆動制御を行うサブＣＰ
Ｕを各計量機毎に設けると共に、これらのサブＣＰＵを
メインＣＰＵに接続して、このメインＣＰＵで各計量機
を統括管理するようにしているので、従来、１個のコン
ピュータで処理していた制御を複数のコンピュータに分
散させることができる。したがって、装置全体の処理ス
ピードを向上させることができ、また、計量機の増設も
容易に行うことができる。
量又は計数装置では、計量機の駆動制御を行うサブＣＰ
Ｕを各計量機毎に設けると共に、これらのサブＣＰＵを
メインＣＰＵに接続して、このメインＣＰＵで各計量機
を統括管理するようにしているので、従来、１個のコン
ピュータで処理していた制御を複数のコンピュータに分
散させることができる。したがって、装置全体の処理ス
ピードを向上させることができ、また、計量機の増設も
容易に行うことができる。
【００１８】さらには、メインＣＰＵからサブＣＰＵへ
のデータ伝送を割り込みにより行っているので、雑音信
号による命令の誤読を防止でき、常に正しいアドレスか
ら処理が開始される。したがって、個別に駆動される各
計量機を調和させて、乱れのない計量・排出を行わせる
ことができる。
のデータ伝送を割り込みにより行っているので、雑音信
号による命令の誤読を防止でき、常に正しいアドレスか
ら処理が開始される。したがって、個別に駆動される各
計量機を調和させて、乱れのない計量・排出を行わせる
ことができる。
【００１９】また、交流電源のゼロクロス点毎に割込信
号を発生させてＣＰＵの暴走をチェックしており、暴走
が生じていた場合には、正しい割込待ちのアドレスを設
定し直すことにより、マイクロコンピュータを正常状態
に戻せるようにしている。また、割り込みが発生したと
きに正しい割り込み待ちをしていたかどうかを調べるこ
とができるので、システムを正常化してから割込処理を
実施することができる。このような割込処理を行う複数
のサブＣＰＵをデータハイウェイで接続し、これをデー
タバスラインによりメインＣＰＵに接続しているので、
各サブＣＰＵは、暴走に対して自己復帰することがで
き、これにより信頼性の高い組合せ計量又は計数装置を
得ることができる。
号を発生させてＣＰＵの暴走をチェックしており、暴走
が生じていた場合には、正しい割込待ちのアドレスを設
定し直すことにより、マイクロコンピュータを正常状態
に戻せるようにしている。また、割り込みが発生したと
きに正しい割り込み待ちをしていたかどうかを調べるこ
とができるので、システムを正常化してから割込処理を
実施することができる。このような割込処理を行う複数
のサブＣＰＵをデータハイウェイで接続し、これをデー
タバスラインによりメインＣＰＵに接続しているので、
各サブＣＰＵは、暴走に対して自己復帰することがで
き、これにより信頼性の高い組合せ計量又は計数装置を
得ることができる。
【図１】組合せ計量装置の機能概略図である。
【図２】ＣＰＵとＲＯＭとの基本的な関係を説明する図
である。
である。
【図３】命令語の構成を説明する図である。
【図４】本発明による割込処理の手順を示すフローチャ
ートである。
ートである。
【図５】従来例である。
【図６】割込処理の概念を説明する図である。
【図７】本発明が対象とする組合せ計量装置の制御系の
概略図である。
概略図である。
【図８】本発明におけるメインＣＰＵとサブＣＰＵとの
処理手順を示すフローチャートである。
処理手順を示すフローチャートである。
【図９】サブＣＰＵでの割込処理の手順を示すフローチ
ャートである。
ャートである。
【図１０】電磁フィーダの制御ＳＣＲの位相角制御を説
明する図である。
明する図である。
１…計量機 ２…マルチプレクサ ３…Ａ／Ｄ変換器 ４…演算制御装置 ５…包装機 ６…記憶装置 ７…駆動部
Claims (2)
- 【請求項１】複数の計量機に投入された物品の重量を計
量し、得られた各重量値又は各重量値から変換された物
品の個数を組合せて組合せ合計値が目標値に最も近い最
適の組合せを選択し、選択した組合せの計量機から物品
を排出させるようにした組合せ計量又は計数装置におい
て、各計量機に個別に中央処理装置を設け、各個別の中
央処理装置を全体を統括する主中央処理装置に接続し、
その主中央処理装置から伝送される動作指令に基づいて
各中央処理装置を割込処理により個別に駆動制御する割
込制御手段を有し、該割込制御手段は、主中央処理装置
に接続されているデータバスラインからのリクエストに
よる割込制御命令で動作するか駆動部の交流電源のゼロ
クロス点に同期して動作するかのいずれか一方で行な
い、割込みの発生時に中央処理装置を正常な割込み処理
実行状態にリセットする手段を具備することを特徴とす
る組合せ計量又は計数装置。 - 【請求項２】交流電源のゼロクロス点に同期して発生す
る割込み制御命令は、ゼロクロス点から所定時間ｔの遅
れ位相のタイミングで発生することを特徴とする請求項
１記載の組合せ計量又は計数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3358541A JP2516128B2 (ja) | 1991-12-28 | 1991-12-28 | 組合せ計量又は計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3358541A JP2516128B2 (ja) | 1991-12-28 | 1991-12-28 | 組合せ計量又は計数装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772001A true JPH0772001A (ja) | 1995-03-17 |
| JP2516128B2 JP2516128B2 (ja) | 1996-07-10 |
Family
ID=18459853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3358541A Expired - Lifetime JP2516128B2 (ja) | 1991-12-28 | 1991-12-28 | 組合せ計量又は計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516128B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013093999A1 (ja) * | 2011-12-19 | 2015-04-27 | 株式会社キトー | フェイルセーフな電子制御装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640945A (en) * | 1979-09-12 | 1981-04-17 | Hitachi Ltd | Decentralized processing system |
| JPS5737217A (en) * | 1980-08-15 | 1982-03-01 | Ishida Scales Mfg Co Ltd | Counting method |
| JPS58124918A (ja) * | 1982-01-22 | 1983-07-25 | Ishida Scales Mfg Co Ltd | 計量方法 |
| JPS58144932A (ja) * | 1982-02-24 | 1983-08-29 | Hitachi Ltd | 分散処理機能を有するデ−タ送受信制御装置 |
| JPS60100724A (ja) * | 1983-11-08 | 1985-06-04 | Ishida Scales Mfg Co Ltd | 組合せ計量又は計数装置の制御方式 |
-
1991
- 1991-12-28 JP JP3358541A patent/JP2516128B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640945A (en) * | 1979-09-12 | 1981-04-17 | Hitachi Ltd | Decentralized processing system |
| JPS5737217A (en) * | 1980-08-15 | 1982-03-01 | Ishida Scales Mfg Co Ltd | Counting method |
| JPS58124918A (ja) * | 1982-01-22 | 1983-07-25 | Ishida Scales Mfg Co Ltd | 計量方法 |
| JPS58144932A (ja) * | 1982-02-24 | 1983-08-29 | Hitachi Ltd | 分散処理機能を有するデ−タ送受信制御装置 |
| JPS60100724A (ja) * | 1983-11-08 | 1985-06-04 | Ishida Scales Mfg Co Ltd | 組合せ計量又は計数装置の制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013093999A1 (ja) * | 2011-12-19 | 2015-04-27 | 株式会社キトー | フェイルセーフな電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2516128B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0663815B2 (ja) | 組合せ計量又は計数装置 | |
| JP2782367B2 (ja) | 低電力モードを有するデジタル計算システム | |
| CA2093815C (en) | Method and apparatus for providing down-loaded instructions for execution by a peripheral controller | |
| CA1081857A (en) | Apparatus for processing interrupts in microprocessing systems | |
| US4458307A (en) | Data processor system including data-save controller for protection against loss of volatile memory information during power failure | |
| EP0556279B1 (en) | Memory mapped keyboard controller | |
| US4365294A (en) | Modular terminal system using a common bus | |
| US4268908A (en) | Modular macroprocessing system comprising a microprocessor and an extendable number of programmed logic arrays | |
| JPH02224055A (ja) | 命令の多機能ユニットへの同時ディスパッチのための方法及び装置 | |
| JPS5833586B2 (ja) | 情報処理システム | |
| US5138709A (en) | Spurious interrupt monitor | |
| JPS6218936B2 (ja) | ||
| JPH0672797B2 (ja) | 組合せ計量装置と包装機との連動システム | |
| JP2516128B2 (ja) | 組合せ計量又は計数装置 | |
| JPH08234811A (ja) | ウォッチドッグタイマロックアップ防止回路 | |
| EP0237311A2 (en) | Instruction sequencer branch mechanism | |
| JP2559210B2 (ja) | 組合せ計量装置 | |
| JPH01161469A (ja) | 保証オンチップｐｒｏｍを有する単一チップ・マイクロプロセッサ | |
| JPH05108548A (ja) | Ｄｍａコントローラ | |
| US4217652A (en) | Multi-user analog/hybrid system | |
| JPH10133889A (ja) | コントローラの制御周期設定方法および装置 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPH02187830A (ja) | 割り込み制御方式 | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JPS6336431Y2 (ja) |