JPS5833586B2 - 情報処理システム - Google Patents

Description

【発明の詳細な説明】 本発明は一般的にはディジタル計算機に、より具体的に
は計算機負荷制御技術に関する。

従来より知られている分散処理システムは中央演算処理
装置ＣＰＵ及びそれに接続された複数の分散あるいは周
辺演算処理装置ＰＥから構成される。

各ＰＥは、ＣＰＵへの各ＰＥ毎の独自のデータ接続のよ
うなデータ通信路によって又はそれに代わるＣＰＵを全
てのＰＥに接続する共通バスによってＣＰＵに接続され
る。

そのような分散処理システムにおいて、ＰＥは単純で反
復的な計算を実行しその計算結果を蓄積してＣＰＵに周
期的に送る。

ＣＰＵはそこでより複雑な計算を行なう事ができる。

各分散ＰＥはＣＰＵによるサービス時間を求めて競争す
るので、従来技術は各ＰＥにＣＰＵのサービスを割り振
るための種々の技術を用いて来た。

例えば各ＰＥの単純な順次ポーリングが従来技術で用い
られていた。

この技術はより複雑な計算を行なうために各ＰＥに等量
のＣＰＵサービス時間を割り振る。

しかしながら他のＰＥよりも比較的少ないサービスしか
必要としないＰＥに関してはこの単純な順次ポーリング
技術はＣＰＵ資源を浪費する。

それに代わる従来技術はＰＥの選ばれたものに優先順位
を割り当てていた。

その結果あるＰＥは他のＰＥよりも多くの時間をＣＰＵ
から得ることができる。

この技術の欠点はＣＰＵの過剰負荷の下では高い優先順
位のＰＥがＣＰＵ時間を専有し、その結果下位のＰＥは
高優先順位のＰＥに対するサービスが終るまで長期間に
わたってサービスを受けられない事である。

同様の状態が、１つのＣＰＵによって複数の応用プログ
ラムがサービスを受ける多重プログラミングに関する従
来技術においても生じていた。

従って本発明の目的は改良された分散処理負荷制御技術
を与える事である。

本発明の他の目的は、ＣＰＵが高度の過剰負荷状態にあ
る時でも比較的低い優先順位のＰＥがいくらかのサービ
スを受けられる、改良された分散処理負荷制御装置を与
える事である。

本発明のこれらの諸目的、特徴及び利点はここに開示す
る処理過剰負荷状態でＣＰＵのサービス時間をいくつか
のＰＥに割り振る自己適応計算機負荷制御装置によって
達成される。

各ＰＥは、連続したサービス期間の間の予期される時間
間隔の値、前回のサービス期間の開始時刻、及び現在の
サービス期間の開始時刻を記憶するためのレジスタを持
っている。

又各ＰＥは、前回のサービス期間の開始時刻と現在のサ
ービス期間の開始時刻との間の差を連続したサービス期
間の間の予測される時間間隔の値と比較するための比較
器を含む。

されに各ＰＥに関して現在のサービス期間中にＣＰＵに
よって実行される処理ステップの数を指定するための制
御ワード発生器が各ＰＥに含まれる。

指定された処理ステップ数は、比較器が開始時刻の差を
予期される値よりも小さいと判定する時、第１の大きさ
を持つ。

開始時刻の差が連続するサービス期間の間の予期される
時間の値よりも大きい時、指定された処理ステップ数は
制御ワード発生器によって減らされる。

このように各ＰＥは自己がポーリングされる間隔が予定
の間隔より長い時、ＣＰＵにサービスを要求する処理ス
テップ数を低減させる。

従ってＣＰＵは比較的短時間でこのＰＥに対するサービ
スを終り次のＰＥにサービスを提供することかできる。

このようにして比較的低い優先順位のＰＥが過剰負荷条
件の下でもＣＰＵによるサービスを受けるであろう。

以下良好な実施例の説明をする。

第１図に示されている分散処理システムは、比較的優れ
た計算能力を持つＣＰＵ２並びに複数のＰＥ例えば４及
び４′を含む。

各ＰＥはＣＰＵ２よりも低い計算能力を持ち、入力デー
タ・バス６、出力データ・バス８、クロック・バス１０
、装置選択バス１２及び選択器進行信号線１４から成る
通信路によってＣＰＵに接続される。

ＰＥ４は比較的基本的な計算タスクを独立して実行でき
るが、しばしばＣＰＵ２の優れた計算能力を使用する必
要が生じる。

従って例えばＣＰＵ２によって制御される順次にポーリ
ングされるサービス期間中に各ＰＥは順次にＣＰＵ２の
演算処理資源を共用する。

各サービス期間中ＣＰＵ２は選択されたＰＥ４のために
比較的複雑な処理ステップを遂行し得る。

この処理はさもなければＰＥによっては適切に実行され
なかったかもしれない。

第２図は各ＰＥ４に含まれる自己適応計算機負荷制御装
置の詳細な機能ブロック図を示している。

各ＰＥ４は、各ＰＥに関する連続したサービス期間の間
の予期される時間間隔の値を記憶するための記憶手段（
しきい値レジスタ）３６を持つ。

又各ＰＥは、各ＰＥに関する前回のサービス期間の開始
時刻を記憶するための記憶手段２０を持つ。

さらに各ＰＥは、各ＰＥに関する現在のサービス期間の
開始時刻を記憶するための記憶手段２２を含む。

各記憶手段３６．２０及び２２は、現在のサービス期間
の開始時刻と前回りサービス期間の開始時刻との間の差
を連続するサービス期間の間の予期される時間間隔の値
と比較するために、比較器３４に接続される。

又各Ｐ、Ｅは、各ＰＥに関する現在のサービス期間中Ｃ
ＰＵ２によって実行される処理ステップの数を指定する
ための、比較器３４に接続された制御ワード発生器（制
御メモリ）２４を含む。

制御ワード発生器によって指定された処理ステップ数は
、比較器３４が開始時刻の差を予期される時間間隔より
も小さいと判定する時、第１の大きさを持つ。

又処理ステップ数は、比較器３４が開始時刻の差を各Ｐ
Ｅに関する期待される時間間隔よりも大きいと判定する
時、上記の第１の太きさよりも小さな値を持つ。

従ってＣＰＵに関する処理過剰負荷条件中、いくつかの
ＰＥに過剰負荷条件の影響を分散するようにいくつかの
ＰＥはそれらがＣＰＵに要求するサービスの量を調整で
きる。

もし各ＰＥがＣＰＵ２によるサービスを受ける優先順位
を持つならば、処理ステップの数に（優先順位レジスタ
３３内Ｑつ）各ＰＥの優先順位に関する数値をかけるた
めの乗算器３５が第２図の自己適応計算機負荷制御装置
内に設けることができる。

このようにして比較的低い優先順位のＰＥが過剰負荷条
件中ＣＰＵによる何らかのサービスを受けるであろう。

以下第２図の自己適応計算機負荷制御装置について種々
の要素のより詳細な説明をする。

第１図に示されているように各ＰＥはＣＰＵ２の５つの
ポート即ち入力データ・バス６（ＩＤＢ）、出力テーク
・バス８（ＯＤＢ）、クロック・バス１０（ＣＢ）、装
置選択バス１２（ＥＳＢ）、及び選択器進行信号線１４
（ＳＡ）に接続される。

ＩＤＢ６はＥＳＢＩ２によって現在選択されている１つ
のＰＥにＣＰＵ２から情報を転送する。

０ＤＢ８はＩＤＢ６と逆の機能を実行する。

ＣＢ１０はＣＰＵ２によって現在アクセスされているＰ
ＥＪ中のサービス・アクセス制御機構にクロック信号を
与える。

ＡＳ１４は、現在選択されているＰＥ４のＣＰＵ２に対
するサービス要求が完了し従ってＣＰＵ２が別のＰＥ４
’を選択しそれにサービスを与えるように申し出てもよ
い事を、現在選択されているＰＥ４がＣＰＵ２に示すた
めに使われる。

ＩＤＢ６及び０ＤＢ８は、ＰＥが処理すべき情報をＰＥ
４に伝えるため及びＰＥが処理し終えた情報をＰＥから
送るために設けられていると考えてもよい。

第２図はＰＥ４が以下の主要な部分から構成されている
事を示している。

即ち選択アドレス・スコーダ１６、サービス・アクセス
・ステッパ１８、レジスタ２０及び２２、制御メモリ２
４及び処理装置２６ｏ処理装置２６はＰＥの機能を実行
する部分である。

他の部分はＰＥ４に関するサービス・アクセス制御機構
を構成している。

ＰＥ４の動作は次の通りである。

処理装置２６がサービスを望む時、処理装置２６はＥＳ
ＢＩ ２と選択アドレス・デコーダ１６とに接続された
入力ゲート３０に至るサービス要求線２８を可能化する
。

選択アドレス・デコーダ１６はＰＥ４のアドレスがＥＳ
ＢＩ ２に現われる時それを認識する。

そしてこの可能化時間にＰＥ４がＣＰＵ２に実行する事
を要求する要素的タスクの数を決定するのに必要なステ
ップのシーケンスの間、サービス・アクセス・ステッパ
１８がサービス・アクセス機構を制御する。

サービス・アクセス・ステッパ１８は発振器５１からゲ
ート５２を経て信号を供給される。

動作０中の主要なステップは、選択アドレスを受は取り
、時間の差を計算し、タスク制御ワードを計算しそして
タスクを実行する事である。

時間差計算のステップはレジスタ２０及び２２によって
行なわれる。

レジスタ２０は前回の可能化された時刻（ｔ、ｇ）の値
を保持し、レジスタ２２は現在のクロック時間（１ｎ）
を保持している。

レジスタ２２はアクセス制御過程の第１のステップ（ｔ
、）でＣＢ１０からゲート４３を経てロードされる。

レジスタ２０及び２２内の数値の差Ａｔはゲート４４及
び４５を経てＡＬＵ３２で計算され、レジスタ４６及び
ゲート４７を経て、比較器３４でしきい値レジスタ３６
に記憶されている固定された時間しきい値（Ｔ、）と比
較される。

その結果はステップｔ２で制御メモリ２４のアドレス（
指標Ｉ、）としてゲート４８を経て制御メモリ２４に加
えられる。

制御メモリ２４は、現在の可能化時間に現在選択されて
いるＰ Ｅ ４０）処理装置２６の要求によってその処
理装置２６のために排他的にＣＰＵ２が実行し得る要素
的タスクの最大数又はそれに相当する数値を含んでいる
。

この数値はゲート４９及びメ七り出力レジスタ５０を経
て線３８０タスク制御ワード出力になる。

制御メモリ２４への指標は次のように計算される。

ｔ ｏ−ｔ １＝ｌＩ ｔ （常に正）（１）Ｊｔ−Ｔ
、５二■ （正、負又はＯ） もしＩ＜０ならばそれに対応するタスク制御ワードはＣ
ＰＵ２の最も時間を使わない処理に相当する。

他の■の値（〉０）の場合タスク制御ワードは時間を消
費する処理に相当する。

タスク制御ワードの値は前もって記憶されていて、ＣＰ
Ｕ２のサービスを受ける特定のＰＥ４の優先順位に相当
する。

従ってより高い優先順位のＰＥ４’は低い優先順位のＰ
Ｅよりも与えられた■の値に関してＣＰＵ２がそのＰＥ
４’のためにより多くの仕事をなし得る事を示すタスク
制御ワードを持つ。

タスク制御ワードが計算されＰＥ４の処理装置２６に送
られた後、サービス・アクセス・ステッパ１８はタスク
実行位置４０に進められる。

この時現在のクロック時刻のレジスタ２２はクリアされ
前回可能化時刻のレジスタ２０はＣＢＩＯからゲート４
２を経て時間の値をロードされる。

又処理装置２６はこの可能化時間にそのタスクを実行す
るためにＣＰＵ２に０ＤＢ８を経てデータを転送し始め
る。

処理装置２６が実行する最初の動作は、タスク制御ワー
ド０数値を、処理装置２６がこり可能化時間にＣＰＵ２
に実行させようとする要素的タスクの最大数Ｎｍに翻訳
する事である。

次に処理装置２６は処理装置が実行する事を望む数値Ｎ
Ｅとその値を比較する。

もしＮｍ＜ＮＥならば処理装置２６はＣＰＵにＮｍのタ
スクを実行させる。

もしＮｍ＞ＮＥならばＣＰＵ２はＮＥのタスクを実行す
る。

ＣＰＵ２によるサービスが終了する時処理装置２６はサ
ービス要求線２８を禁止する。

そのためサービス・アクセス・ステッパ１８はリセット
され、ＳＡ線１４が反転器５１及び微分回路５２を経て
付勢される。

ＣＰＵ２はこの信号を、この可能化時間のＰＥ４のすべ
てのサービスをＣＰＵ２が完了した事の表示と認識する
。

次の参考例では自己適応計算機負荷制御の概念を複数の
応用プログラムを処理するための多重プログラミング負
荷制御に応用し、ＣＰＵのピーク動作期間にその負荷を
減らし現在実行中の応用プログラムにサービスを与える
事を可能にするようにできる。

この参考例の鍵となる要素は、個々の応用プログラムが
ＣＰＵの負荷のレベルを感知でき、その負荷が所望のレ
ベルの最大値よりも大きい事がわかった時応用プログラ
ムがＣＰＵのサービスの要求を減少させる事ができる事
である。

この各応用プログラムに関する分散負荷制御はＣＰＵ資
源に対する全体の処理負荷を適応的に制御するという全
体としての効果を持つ。

多重プログラミング過程が第３図に図示されている。

この場合各応用プログラムを順次にポーリングし、応用
プログラム中の要素的ステップを前もって選ばれた数だ
け実行するか又は前もって選ばれた可能化期間内に実行
できるだけの数の要素的ステップを実行する事によって
、複数（ｎ個）の応用プログラムをＣＰＵで実行する。

前もって選択された数のステップが実行されてしまうか
又は前もって選択されていた期間が満了した後、次の順
番の応用プログラムがＣＰＵによってポーリングされる
。

この過程は全ての応用プログラムがポーリングされるま
で続き、次にポーリング・サイクルが繰り返される。

即ち最初の応用プログラムが再びポーリングされその要
素的ステップの実行が続く。

これは最後のポーリング・サイクル中にプログラム実行
が終端すると開始する。

連続するポーリング・シーケンスにってい特定の応用プ
ログラム中の要素的ステップの実行開始時刻の間の期間
はポーリング・サイクルと呼ばれる。

そして特定の応用プログラム中の要素的ステップの実行
が開始される瞬間は可能化時刻と呼ばれる。

ポーリングされている特定の応用プログラムに関して要
素的ステップが実行される期間は可能化期間と呼はれる
。

この参考例では、多重プログラミング・システム中の特
定の応用プログラムがＣＰＵのピーク（過乗負荷）条件
の存在を推測し一時的にＣＰＵに対する需要を減少させ
る手段である。

この作用はＣＰＵに対する需要の全体めレベルを減少さ
せ、そしておそらく減少したレベルにおいて、ＣＰＵが
全部の応用プログラムにサービスを与える事を可能にす
る。

個々の応用プログラムは、１回のポーリング・サイクル
中の実際の可能化時刻と予定されていた可能化時刻との
間の差に注意する事によって、システム全体としてのさ
しせまった現実のピーク負荷条件を推測する。

次に応用プログラムはその時間差があるしきい値を越え
ると、ＣＰＵに対する需要を減少させる。

この方式は、１組のデータに適用される異なった型のタ
スク又は幾組かのデータに適用される１つの型のタスク
又はこれら２つの組合せのシーケンスとして構成される
多重プログラム・ソフトウェア構成の応用プログラムに
応用できる。

このＣＰＵ負荷制御の方式は、監視プログラムの論理又
は応用プログラム可能化のスケジュールを変化させる必
要がない。

というよりも上に述べたように個々の応用プログラムが
ＣＰＵ上の負荷のレベルが所望のレベルよりも大きい事
を感知しＣＰＵの負荷の割り振りを求める要求を減らす
のである。

この参考例で、多重プログラミング方式でいくつかの応
用プログラムを処理しているＣＰＵの負荷は、ｌ又は２
以上の応用プログラムがＣＰＵ割り振りに関する要求を
一時的に減少させる事によって行なわれる独立した動作
により、ピーク負荷状況において減少させる事ができる
。

個々の応用プログラムがＣＰＵ負荷の指標として使用す
るのは、監視プログラムの制御の下でＣＰＵ割り振りが
与えられるのを待たなければならないスケジュール化さ
れたポーリング・サイクルの超過時間である。

これはＣＰＵ内の監視プログラムの知識なしに行なわれ
、従って監視プログラムを作り直す必要がない。

この参考例の重要な点はそれが、この目的のために監視
プログラムを変更するよりも効率的なスケジュール変更
の手段である事である。

なぜならこの目的のために通常のシステム内に存在して
いる監視割込みオーバーヘッドはその設計において全体
のＣＰＵ負荷に寄与しないからである。

第３図を参照してこの参考例の説明をする。

第３図はシステムの動作ステップのシーケンスを示して
いる。

全体のポーリング・サイクル中にｎ個の応用プログラム
が存在する。

１つの応用プログラム例えば１番目の応用プログラムは
ｍ個の要素的ステップから構成されている。

非過剰負荷の状態中は以前の全ポーリング・サイクルに
実行された最後の要素に続く要素から始まりｍ香目の要
素に至り且つそれを含む全ての要素的ステップか実行さ
れるであろう。

従っである特定の応用プログラムで実行された最後の要
素が番号Ｓとすれは、ｍを法として番号（ｓ ＋１ ）
の要素から番号ｍまでの要素がその応用プログラムの新
しい可能化期間中に実行されるであろう。

しかし過剰負荷の状態０間は特定の応用プログラムの要
素の全部よりも少ない数の要素が実行を予定されるであ
ろう。

その数は固定されたものでも又可能化か予定されていた
時刻からの実際の可能化時間の遅れの程度の関数でもよ
い。

このシステムの従来技術のシステムを上回る利点は、１
つの全ポーリング・サイクルの過程の間ｎ個の応用プロ
グラムの各々がその要素的ステップの少なくともあるも
のを処理できる事である。

それに対してもしこめシステムを用いなければ、応用プ
ログラムのあるものは完全に実行されるが、一方他の応
用プログラムは１又は２以上のポーリング・サイクル０
間その要素を全く実行できないかもしれない。

第３図は任意の与えられた応用プログラムｌの要素の種
々の組が１つめポーリング・サイクル中に実行され得る
事を示す。

ある場合ちょうど（ｍ−２）の要素が実行されるであろ
う。

別の場合は要素２〜（ｍ−１）が実行されるであろう。

但し要素１は前のポーリング・サイクルに実行されてい
る。

各要素はユニークなサブルーチンであり得る。

例えば応用プログラムｌの要素ｍは同じデータ・セット
に順次に加えられる。

又その代りに要素はｍｉ［ｆｆｉの異なったデータの組
に加えられる同じサブルーチンの論理的表示でもよい。

こめ例は、応用プログラムｌかｍ個の異なったデータの
チャネルに適用されるディジタル・フィルタを実施する
場合である。

第４図は自己適応負荷制御機構の下で動作する多重プロ
グラミング・システムの１つの応用プログラムｌの動作
の流れを示している。

応用プログラムの各々には３つのレジスタ、前回処理要
素レジスタＬＰＥＰ、前回可能化時刻レジスタＬＥＴ及
び要素計数レジスタＥＣが付属している。

又ＣＰＵは各応用プログラムに利用できる現時刻レジス
タＰＴを持つ。

ＬＰＥＰレジスタは応用プログラムｌの以前の可能化期
間に処理された最後の要素を識別するものを含んでいる
。

従って応用プログラムでの場合もしこの要素かｍならば
、それは現在の可能化期間中に要素１が最初処理される
事を表わす。

ＬＥＴＥＣレジスタ用プログラムｌが最後に可能化され
た時刻を含んでいる。

又ＥＣレジスタは現在の可能化期間中に処理する事が予
定されている要素の数を含む。

第４図に示されるようにもしｔｎ−１ｌｌが応用プログ
ラムｌに関するしきい値Ｔ、６よりも犬ならば、（ｍよ
り小さな数の）ｒ個の要素がこの可能化期間中に処理さ
れるであろう。

第４図に示されるように予定される要素の現実の数は、
前回の可能化期間に処理された最後の要素が何かに応じ
て数値ｒよりも小さな数であるかもしれない。

その動作の基本方針は、もしｒ個の要素を実行すると（
応用プログラムｌの最後の要素である）要素ｍを越えて
処理が行なわれるならば、その時は最後に処理される要
素が要素ｍになるようにこの可能化期間中応用プログラ
ムｌに関してｒより少ない数の要素か処理を予定される
という事である。

その代わりに例えｒの要素を実行する事がその応用プロ
グラムに関する次の群ｖ中で最初のいくつかの要素が処
理される原因になるとしても、ｒの要素を全部実行する
事もできるであろう。

この参考例の重要な点は、ＣＰＵ負荷割り振りのための
自己適応の機構が、優先順位０）違いに応じて多重プロ
グラミング中の種々０応用プログラムに対して違った度
合で適用され得る事である。

この事は各応用プログラムに関してｒ及びＴｌの値を調
節する事で遠戚される。

基本的には高い優先順位の応用プログラムは低い優先順
位の応用プログラムよりも高いＴｚ及びｒの値を持つ事
かできる。

従ってそれらの応用プログラムは低い程度のＣＰＵ過剰
負荷においてはＣＰＵ割り振り要求を減少させないし又
、低い優先順位０プログラム程にはＣＰＵで処理する予
定の要素の数を減少させないであろう。

第４図に示すシーケンスに変形を加えてもよい。

例えば与えられた処理サイクル中に実行すべき応用プロ
グラムｌＯ）要素の数の選択は、１つだけのポーリング
・サイクルでなくいくつかのポーリング・サイクルにわ
たるＣＰＵの負荷条件の関数であってもよい。

１つの変形としては、（ｔｎｌ 、／ ）を計算しそれ
を直前の実行サイクル又は以前の数サイクルから計算さ
れ保存されていた（ｔｎ−ｔ７’）の値と平均して次に
この平均値にに関するしきい値を確立する事がある。

他のより複雑な変形は、前述の如＜（ｔｎ−ｔｌ’）を
平均しその値に前回の可能化期間に処理された応用プロ
グラムｌの要素の数で重みを付ける事である。

これらのいずれの場合にも応用プログラムｌに関して現
在の可能化期間に処理すべき予定の要素の数ｒは（ｔｎ
−ｔｌ’）の関数又はそのような因子の重みを付けた和
であり得る。

ここに開示した分散適応型計算機負荷制御方法及び装置
は、分散処理システム又は多重プログラミング・アプリ
ケーションのいずれにおいてもＣＰＵに対する処理要求
の全体のレベルを減少させる事かできる。

このようにして、さもなければ高い優先順位のプログラ
ム又はＰＥがＣＰＵを独占したであろうピーク負荷状態
において比較的低い優先順位のＰＥ又は応用プログラム
がしめ出されるのを回避できる。

【図面の簡単な説明】

第１図は本発明を適用できる分散処理システムのシステ
ム・ブロック図である。 第２図は周辺処理装置内に含まれる自己適応計算機負荷
制御装置のより詳細な機能ブロック図である。 第３図は多重プログラミング・システムにおける複数の
応用プログラムの順次実行を説明する図である。 第４図は複数の応用プログラムめ多重プログラミング負
荷制御のための参考例を説明する工程図である。 ２・・・・・・中央処理装置、４，４’・・・・・・周
辺処理装置、２０・・・・・・前回のサービス期間の開
始時刻を記憶する手段（レジスタ）、２２・・・・・・
現在のサービス期司の開始時刻を記憶する手段（レジス
タ）、２４・・・・・・タスク制御ワード発生装置（制
御メモリ）、２６・・・・・・処理装置、３２・・・・
・・開始時間の差を計算するための手段（ＡＬＵ）、３
４・・・・・・比較器、３６・・・・・・連続したサー
ビス期間の間の予期される時間間隔を記憶する手段（し
きい値レジスタ）。

Claims (1)

1. 【特許請求の範囲】 １ 中央処理装置及び複数の周辺処理装置を含み、各周
   辺処理装置が上記中央処理装置に通信路によって接続さ
   れ、上記周辺処理装置が順次にポーリングされるサービ
   ス期間中に上記中央処理装置の資源を順次に供給する、
   ディジタル情報処理システムにおいて、 上記周辺処理装置の各々についての連続したサービス期
   間の間の予期される時間間隔の値を記憶するための、各
   周辺処理装置中の手段と、上記周辺処理装置の各々につ
   いての前回のサービス期間の開始時刻及び現在のサービ
   ス期間の開始時刻を記憶するためΦ、各周辺処理装置中
   の手段と、 各周辺処理装置中の上記各記憶手段に接続され、上記の
   前回のサービス期間の開始時刻と現在のサービス期間の
   開始時刻との差を上記連続したサービス期間の間の予期
   される時間間隔と比較するための、各周辺処理装置中の
   手段と、 上記比較手段に接続され、上記中央処理装置に出力が接
   続され、各周辺処理装置に関する現在のサービス期間中
   に上記中央処理装置によって実行されるべき処理ステッ
   プの数を指定する制御ワードを発生するための、上記各
   周辺処理装置中の手段とを有し、 上記比較手段が上記開始時刻の差を上記の予期される時
   間間隔よりも小さいと判定する時は上記制御ワード中で
   指定された処理ステップの数が第１の大きさを持ち、上
   記比較手段が上記開始時刻の差を上記の予期される時間
   間隔よりも大きいと判定する時は上記制御ワード中で指
   定された処理ステップの数が上記第１の大きさよりも小
   さな数であるようにする事によって、上記中央処理装置
   に関する過剰負荷状態が上記複数の周辺処理装置によっ
   て調整されるようにした事を特徴とする情報処理システ
   ム。