JPS5999848A - 同期検波受信装置 - Google Patents
同期検波受信装置Info
- Publication number
- JPS5999848A JPS5999848A JP57209118A JP20911882A JPS5999848A JP S5999848 A JPS5999848 A JP S5999848A JP 57209118 A JP57209118 A JP 57209118A JP 20911882 A JP20911882 A JP 20911882A JP S5999848 A JPS5999848 A JP S5999848A
- Authority
- JP
- Japan
- Prior art keywords
- output
- detection
- signal
- circuit
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、搬送波ディジタル伝送力式に用いられる同期
検波受信装置に関し、特に、同期引込範囲の拡大機能を
有する同期検波受信装置に関するものである。
検波受信装置に関し、特に、同期引込範囲の拡大機能を
有する同期検波受信装置に関するものである。
搬送波ディジタル伝送力式に用いらむる同期検波受信装
置においては、同期引込範囲特性は重要ｆｚ パラメー
タである。この値は少なくトモこノシステムにおける搬
送波周波数変動分よりも七分に大きくなければならない
。
置においては、同期引込範囲特性は重要ｆｚ パラメー
タである。この値は少なくトモこノシステムにおける搬
送波周波数変動分よりも七分に大きくなければならない
。
従来、この同期引込範囲を拡大する方法として、ＡＦＣ
（Ａｕｔｏｍａｔｉｃ Ｆ’ｒｅｑｕｅｎｃｙ Ｃｏｎ
ｔｒｏｌ Ｌｏｏｐ）を併用する方法か知られており、
その一つに次のようなものがある。即ち、制御信号によ
って発振周波数が変化する“［（Ｌ圧制御発振器と、入
力信号を、に配電圧制御発振器の出力を用いてｉＭ交位
相検波する直交位相検波器と、上記直交位相検ｅ、？５
の出方をある遅延差をもたせて乗算し周波数誤差イδ号
を得る手段と、上記直交位相検波器の゛出力を演算し位
相誤差信号を得る手段と、上記周波数誤差信号と上記位
相誤差信号を共に上記制御信号とする手段とから構成さ
れる同期検波受信装置である。
（Ａｕｔｏｍａｔｉｃ Ｆ’ｒｅｑｕｅｎｃｙ Ｃｏｎ
ｔｒｏｌ Ｌｏｏｐ）を併用する方法か知られており、
その一つに次のようなものがある。即ち、制御信号によ
って発振周波数が変化する“［（Ｌ圧制御発振器と、入
力信号を、に配電圧制御発振器の出力を用いてｉＭ交位
相検波する直交位相検波器と、上記直交位相検ｅ、？５
の出方をある遅延差をもたせて乗算し周波数誤差イδ号
を得る手段と、上記直交位相検波器の゛出力を演算し位
相誤差信号を得る手段と、上記周波数誤差信号と上記位
相誤差信号を共に上記制御信号とする手段とから構成さ
れる同期検波受信装置である。
この方法によると、直交位相検波器の二つの出力のうち
一力をある遅延差をもたせて乗算することによって周波
数誤差信号を得ている。
一力をある遅延差をもたせて乗算することによって周波
数誤差信号を得ている。
その動作を簡単に説明すると、該同期検波受信装置が位
相非同期状態の時、」二記周波数県差信号によって、司
：圧制御発振器の発振周波数が制御され、入力信号の周
波数に近づくように制御される。
相非同期状態の時、」二記周波数県差信号によって、司
：圧制御発振器の発振周波数が制御され、入力信号の周
波数に近づくように制御される。
その後、該同期検波受信装置が有する位相同期回路が動
作し、該同期検波受信装置は位相同期状態に入る。この
状態では上記周波数誤差信号の役割は終了しており、そ
の出力には、いかなる信号も生じなりことが望ましいの
であるが、これまで説明した従来例における周波数誤差
信号出力には、主信号を位相検波して得られた出力を２
逓倍した信号が生ずる。前記２逓倍信号は雑音となり、
この雑音はある程度、低域濾波器で除去されるが、残留
し、電圧制御発振器を制御することとなシ、前記電圧制
御発振器出力のｑ１値を劣化させることになる。
作し、該同期検波受信装置は位相同期状態に入る。この
状態では上記周波数誤差信号の役割は終了しており、そ
の出力には、いかなる信号も生じなりことが望ましいの
であるが、これまで説明した従来例における周波数誤差
信号出力には、主信号を位相検波して得られた出力を２
逓倍した信号が生ずる。前記２逓倍信号は雑音となり、
この雑音はある程度、低域濾波器で除去されるが、残留
し、電圧制御発振器を制御することとなシ、前記電圧制
御発振器出力のｑ１値を劣化させることになる。
このように従来例においては、電圧制御発振器の出力Ｃ
／Ｎを劣化させる欠点を有している。
／Ｎを劣化させる欠点を有している。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、上記欠点を除去した新規な同期
検波受信装置を提供することにある。
従って本発明の目的は、上記欠点を除去した新規な同期
検波受信装置を提供することにある。
上記目的を達成する為に、本発明に係る同期検波受信装
置は、入力信号を直交位相検波して二つの直交位相検波
出力を出力する検波手段と、この検波手段の一力の検波
出力に所定の位相遅延差をもたせて他力の検波出力と乗
算し周波数誤差信号を得る第１の乗算手段と、上記検波
手段の二つの検波出力を乗算する第２の乗算手段と、上
記第１の乗算手段と上記第２の乗算手段との間で減算す
る減算手段と、上記検波手段の二つの検波出力を入力と
して演算し位相誤差信＠を得る手段と、上記減算手段の
出力信号及び上記位相誤差信号を制御信号としてこの制
御信号によｐ発振周波数が変化する出力信号を上記検波
手段に供給する発振手段とを具備して構成されている。
置は、入力信号を直交位相検波して二つの直交位相検波
出力を出力する検波手段と、この検波手段の一力の検波
出力に所定の位相遅延差をもたせて他力の検波出力と乗
算し周波数誤差信号を得る第１の乗算手段と、上記検波
手段の二つの検波出力を乗算する第２の乗算手段と、上
記第１の乗算手段と上記第２の乗算手段との間で減算す
る減算手段と、上記検波手段の二つの検波出力を入力と
して演算し位相誤差信＠を得る手段と、上記減算手段の
出力信号及び上記位相誤差信号を制御信号としてこの制
御信号によｐ発振周波数が変化する出力信号を上記検波
手段に供給する発振手段とを具備して構成されている。
以下本殉明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。図において、参照番号ｌは直交位相検波回路、２は逓
倍回路、３は遅延回路、４．５は乗算回路、６は減算回
路、７．８は低域濾波器、９＃′ｉ電圧制御発振器をそ
れぞれ示す。
。図において、参照番号ｌは直交位相検波回路、２は逓
倍回路、３は遅延回路、４．５は乗算回路、６は減算回
路、７．８は低域濾波器、９＃′ｉ電圧制御発振器をそ
れぞれ示す。
次に本実施例の動作を説明するが、第１Ｎにおける回路
は入力信号がいかなる変脚信号でも共通に用いることが
できるが、ここでは入力信号としてＪＰＳＫ波の場合に
ついて説明する。
は入力信号がいかなる変脚信号でも共通に用いることが
できるが、ここでは入力信号としてＪＰＳＫ波の場合に
ついて説明する。
第１図において、直交位相検波回路１．逓倍回路２、低
域濾波器７、電圧制御発振器９は通常の４ＰＳＫ用位相
同期回路として動作する。ここで逓倍回路２は４逓倍回
路となる。
域濾波器７、電圧制御発振器９は通常の４ＰＳＫ用位相
同期回路として動作する。ここで逓倍回路２は４逓倍回
路となる。
遅延回路３、乗算回路４、低域場波器８は従来例におけ
る周波数誤差イη号を作成する回路であり、乗算回路５
、減算器６は本発明によって付加された回路である。以
下に周波数誤差信号を作成する回路について説明する。
る周波数誤差イη号を作成する回路であり、乗算回路５
、減算器６は本発明によって付加された回路である。以
下に周波数誤差信号を作成する回路について説明する。
今、第１図の回路が非同期状態とすると、遅延回路３を
経由した直交位相検波器１の出方であるＰ信号と、直交
位相検波器１の出方であるＱ（８号とを乗算する乗算器
４の出方には、復調され且っ２逓倍された主信号が重畳
した３ｉｓｉｎ−τなる周波数誤差信号を得る。ここで
、ωは入力信号と電圧￥Ｍ御発振器９との間の周波数差
、ｒは遅延回路３の遅延員である。−カ、直交位相検波
器１の出力であるＰ及びＱを乗算する乗算器５出カにＬ
１復調され且つ２逓倍された主信号のみが得られる。よ
って乗算器４及び５の間で減算する減算器６の出力では
周波数誤差信号のみを得ることができる。
経由した直交位相検波器１の出方であるＰ信号と、直交
位相検波器１の出方であるＱ（８号とを乗算する乗算器
４の出方には、復調され且っ２逓倍された主信号が重畳
した３ｉｓｉｎ−τなる周波数誤差信号を得る。ここで
、ωは入力信号と電圧￥Ｍ御発振器９との間の周波数差
、ｒは遅延回路３の遅延員である。−カ、直交位相検波
器１の出力であるＰ及びＱを乗算する乗算器５出カにＬ
１復調され且つ２逓倍された主信号のみが得られる。よ
って乗算器４及び５の間で減算する減算器６の出力では
周波数誤差信号のみを得ることができる。
次に、第１図の回路が同期状態では、乗算器４．５の出
力には共に同一の信号である復調され且っ２逓倍された
主信号が雑音として生ずるが、減算器６の出力では、前
記雑音は互いに打消し合う。
力には共に同一の信号である復調され且っ２逓倍された
主信号が雑音として生ずるが、減算器６の出力では、前
記雑音は互いに打消し合う。
尚、遅延回路３の遅砥量τ砿主信号の１タイムスロット
以内に選択され、その値が大きい場合には、周波数誤差
信号の感度が大きくなるが、反面雑音のキャンセル量が
少なくなる。乗算器４．５には、アナログ乗算器はもち
ろんのことディジタル集積回路におけるＥＸ−ＯＲ回路
も用いることができる。
以内に選択され、その値が大きい場合には、周波数誤差
信号の感度が大きくなるが、反面雑音のキャンセル量が
少なくなる。乗算器４．５には、アナログ乗算器はもち
ろんのことディジタル集積回路におけるＥＸ−ＯＲ回路
も用いることができる。
以上本発明の構成及び作用をその良好な一実施例につい
て説明したが、それは単なる例示的なものであり、ここ
で説明された実施例によってのみ本願発明が限定される
ものでないことは勿論である。
て説明したが、それは単なる例示的なものであり、ここ
で説明された実施例によってのみ本願発明が限定される
ものでないことは勿論である。
このように、本発明によれば、歯調され、且つ２逓倍さ
ｎた主信号である雑音を含まない周波数誤差信号を得る
ことができるので、電圧制御発振器出力のり値を劣化さ
せることはない。
ｎた主信号である雑音を含まない周波数誤差信号を得る
ことができるので、電圧制御発振器出力のり値を劣化さ
せることはない。
第１図は本発明の一実施例を示すブロック構成図である
。 １・Φ−直交位相検波器、２ｅ−Φ逓倍回路、３・・・
遅延回路、４．５・・・乗算回路、６ψ・中域算回路、
７．８・働・低域濾波器、９・・・電圧制御発振器 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
。 １・Φ−直交位相検波器、２ｅ−Φ逓倍回路、３・・・
遅延回路、４．５・・・乗算回路、６ψ・中域算回路、
７．８・働・低域濾波器、９・・・電圧制御発振器 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- 入力信号を直交位相検波して二つの直交位相検波出力を
出力する検波手段と、この検波手段の一力の検波出力に
所定の位相遅延差をもたせて他力の検波出力と乗算し周
波数誤差信＠金得る第１の乗算手段と、上記検波手段の
二つの検波出力を乗算する第２の乗算手段と、上記第１
の乗算手段と上記第２の乗算手段との間で減算する減算
手段と、上記検波手段の二つの検波出力を入力として演
算し位相誤差信号を得る手段と、上記減算手段の出力信
号及び上記位相誤差信号を制御信号としてこの制御信号
により発振周波数が変化Ｊる出力信号を上記検波手段に
供給する発振手段とを具備することを特徴とした同期検
波受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209118A JPS5999848A (ja) | 1982-11-29 | 1982-11-29 | 同期検波受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209118A JPS5999848A (ja) | 1982-11-29 | 1982-11-29 | 同期検波受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999848A true JPS5999848A (ja) | 1984-06-08 |
| JPH0410777B2 JPH0410777B2 (ja) | 1992-02-26 |
Family
ID=16567581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57209118A Granted JPS5999848A (ja) | 1982-11-29 | 1982-11-29 | 同期検波受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008296855A (ja) * | 2007-06-04 | 2008-12-11 | Denso Corp | シートベルトスイッチ装置 |
-
1982
- 1982-11-29 JP JP57209118A patent/JPS5999848A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008296855A (ja) * | 2007-06-04 | 2008-12-11 | Denso Corp | シートベルトスイッチ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410777B2 (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243986A (ja) | 位相ロック・ループ用ノイズ低減方法及び装置 | |
| US5579351A (en) | Jitter suppression circuit | |
| CN108011630A (zh) | 一种时钟参考信号的产生方法及系统 | |
| US4831339A (en) | Oscillator having low phase noise | |
| JPH0720017B2 (ja) | Ｆｍ復調器 | |
| CA2076935C (en) | Demodulating device | |
| US4037165A (en) | Synchronous signal generating system with phase-locked loop circuit | |
| EP0557867A2 (en) | Double phase locked loop circuit | |
| JPS5999848A (ja) | 同期検波受信装置 | |
| JPS62100034A (ja) | 妨害波除去装置の妨害周波数検出回路 | |
| CA2079422C (en) | Phase-locked circuit capable of being quickly put in a phase-locked state | |
| JPH07202574A (ja) | 復調器 | |
| JPH0514427A (ja) | 光ヘテロダインｆｓｋデユアルフイルタ検波装置 | |
| JPS5911058A (ja) | 同期検波回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP3077528B2 (ja) | 周波数変換装置 | |
| JPH11202043A (ja) | 生命体検出装置 | |
| JPH0575348A (ja) | 位相同期受信回路 | |
| JP2735880B2 (ja) | 受信機 | |
| JPH0525411B2 (ja) | ||
| JP2001196963A (ja) | 送受信機 | |
| EP1265359A2 (en) | Digital filter | |
| JP2948648B2 (ja) | 復調回路 | |
| RU2166232C2 (ru) | Устройство подавления структурных помех для приемников широкополосных сигналов | |
| JP2881715B2 (ja) | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 |