JPS5999264A - 固定プロ−ブ・ボ−ド - Google Patents

固定プロ−ブ・ボ−ド

Info

Publication number
JPS5999264A
JPS5999264A JP20883182A JP20883182A JPS5999264A JP S5999264 A JPS5999264 A JP S5999264A JP 20883182 A JP20883182 A JP 20883182A JP 20883182 A JP20883182 A JP 20883182A JP S5999264 A JPS5999264 A JP S5999264A
Authority
JP
Japan
Prior art keywords
probe
wiring board
probes
alignment
small hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20883182A
Other languages
English (en)
Other versions
JPH04228B2 (ja
Inventor
Yoshie Hasegawa
義栄 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP20883182A priority Critical patent/JPS5999264A/ja
Publication of JPS5999264A publication Critical patent/JPS5999264A/ja
Publication of JPH04228B2 publication Critical patent/JPH04228B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、主として半導体ウェハ上に完成されたモノ
リシック半導体集積回路装置(半導体チップ)の検査測
定に用いられる固定プローブ・ボードに関する。
半導体集積回路技術の進展によって、半導体基板上に形
成される素子の微細化が可能になり、その高集積化が図
られている。また、半導体チップの大きさもこれに伴っ
て大きくなっている。
このため、1つの半導体集積回路に多くの回路機能を持
たせることができ、例えば、ゲートアレイ等を構成する
半導体集積回路装置においては、その端子数が百数士乃
至1百数本と多くなってしまう。この場合、半導体チッ
プの大きさが大きくなると、その周辺での熱膨張率を影
響を受けるので、ボンディングバソドを半導体チップの
中央に密集して設けるようににするものである。
このような半導体集稍回路装置の半導体ウヱハ、ヒでの
検査測定に用いられるプローブ(探針)も必然的に」−
記端子数に見合った多数、密集になるため、従来のよう
にその接触端を顕微鏡等により観察することができなく
なってしまう。例えば、本願出願人の先願に係る「実願
昭53−155955Jのように、プローブを多層高密
度に配列した場合、プローブが互いに重なり合うことに
よって測定すべき半導体チップの表面及びプローブの接
触端の相互の位置関係を観察することができなくなって
しまう。
したがって、上記検査測定すべき半導体チップへの電気
的接続を行うための針合わせが出来なくなってしまうと
いう問題が生じる。
この発明の目的は、その接触端の観察が不能な形態に配
置されたた複数のプローブを有する固定プローブ・ボー
ドにおける針合わせを実現することにある。
この発明の他の目的は、上記針合わせのための位置合わ
せマークを高精度に形成することのできる固定プローブ
・ボードを提供することにある。
この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。
以下、この発明を実施例とともに詳細に説明する。
第1図には、この発明に係る半完成状態の固定プローブ
・ボードの一実施例の下面(測定面)図が示されている
。なお、同図においては、各構成部品の引出し線を明確
にするため、プローブの配列が一部省略し描かれている
この実施例の固定プローブ・ボードは、特に制限されな
いが、上記「実願昭53−155955」によって提案
されているように、多数のプローブが多層の放射鐘状に
高密度に配列されてるものである。すなわち、配線基板
1は、周知のプリント配線技術によって形成され、その
差し込み部分の電極3から延びるプリント配線(図示せ
ず)が形成されている。このプリント配線は、は\°中
央に形成された開口2の周辺で終端する。上記開口2に
沿った配線基板1の下面側には、プローブを固定する支
持体4が設けられ、その支持表面に多数(例えば百数士
乃至1百数本程度)のプローブ5が放射鐘状の下に後述
する固着層によって多層に固定支持されている。この支
持体4の少なくとも支持表面は、電気絶縁性を持つよう
に構成され、上記固着層も加工硬化する絶縁性の接着剤
により構成される。これらのプローブ2の接触端は、測
定すべき半導体チップの電Iif+ (ボンディングパ
ソド)に位置合わせされて上述のように高密度に配列さ
れるものである。
この実施例では、上記高密度のプローブの接触端と測定
すべき半導体チップの電極との針合わせを実現するため
、上記配線基板1に開口2a、2bが形成される。そし
て、同図に破線で示すとような位置に次のような位置合
わせマスクが暇り付けられる。
第2図には、その位置合わせマスクの一実施例の平面図
が示されている。
この位置合わせマスク6は、特に制限されないが、薄い
アルミニュウム板で形成され、その表面には、周知のア
ルマイト処理によって酸化アルミニュウム膜が形成され
てお幻、実質的に電気絶縁性を持つものとされる。
そして、特に制限されないが、同図に破線で示した一ヒ
記第1図の開口2a、2b及び2に対応する位置に、次
のような位置合わせ用のマークとしての小孔群7a、7
b及び配線基板1への取り付は時の位置合わせ手段とし
ての小孔群7cが形成される。これらの小孔群は、それ
ぞれ上記測定すべき半導体チップの電極のパターン(プ
ローブの接触端のパターン)と同一のパターンを持つも
のとされる。特に制限されないが、これらの小孔群は、
公知の写真技術あるいはレーザー光線を用いたレーザー
加工技術等によって、高精度に形成される。−F記小孔
群7a、7bにおける小孔の大きさは、上記電極の観察
を行うため、上記電極の大きさくiin常100bmx
 100pm)と同じか少し大きく形成される。また、
小孔群7Cにおける小孔の大きさは、プローブの接触端
を貫通させるためにその接触端の径より大きく形成され
る。
また、上記各小孔群7a、7b及び7Cの対応する小孔
相互の位置関係は、特に制限されないが、−直線上に配
置されるとともに、その間隔が半導体チップ1個の大き
さの整数(N)倍の間隔■、■。
L2をもって形成される。
なお、−に記各小孔群?a、7b及び7cを形成しない
中央乃至周辺部分には、比較的大きな開口を設けて、後
述する半導体デツプとの針合わせにおける半導体チップ
の大まかな位置を確認を容易にすることが便利である。
第3図には、この発明に係る固定プローブ・ボードの一
実施例の断面図が示されている。
同図において、配線基板1に形成されるプリント配線は
省略され、横方向が部分的に省略して描かれている。す
なわち、プローブ5は、支持体から先端側のみが示され
、プリント配線への接続端側及び接続部分が省略されて
いる。
特に制限されないが、所定の位置合わせ治具を用いて、
プローブを一上記放射錘状に配列するとともにその接触
端の位置合わせを行い、この状態で支持体4の支持表面
に固着層4”によって固定支持させる。そして、この支
持体4を上記配線基板1の開口2に沿った下面側に取り
付けられる。そして、その接続端が対応するプリント配
線の接続端に半田等により接続される。なお、同図にお
いて、プローブ5は代表的なものによって簡略化して示
されており、実際にはより多層高密度に配列されている
この後、上記配線基板】の下面に一上記位置合わせマス
ク6をスペーサ8を介して取り付ける。この場合、上記
小孔群7Cの各小孔に対応するプローブの接触端を貫通
させるように挿入させ、その尖端が位置合わせマスク6
の下面側に突出させるものである。この突出長さは、特
に制限されないが、200μm程度になるように構成さ
れる。
そして、適当な固着手段によって、上記スペーサ8を介
して配線基板1と位置合わせマスクとが固着される。
この実施例では、上記構成の位置合わせマスクが取り付
けられた固定プローブ・ボードをウェハプローバに装填
される。このウェハプローバには、上記固定プローブ・
ボードの下面側にステージ機構に取り付けられたウェハ
チャックトップと、その上面側に取り付けられた顕8&
鏡とが設けられている。したがって、上記ウェハチャッ
クトップに載置されてた測定すべき半導体ウェハの表面
を観察して針合わせを行う時、−上記位置合わせマスク
6の小孔(位置合わせマーク)を通しで見ることができ
る。これにより、上記小孔と測定すべき半導体チップの
電極とが一致させるように上記ステージ機構を操作する
ことにより針合わせを行うことができる。例えば、半導
体ウェハ上において一体的に形成されている1つの半導
体チップ9aの電極群と小孔群7aとが一致した場合に
は、右方向にN個分離れた半導体チップ9の電極とプロ
ーブ5の接触端とが必然的に一致するものとなる。
あるいは、上記小孔7aに対応した半導体チップ9aに
」1記プローブ5の接触端を接触させる時には、その半
導体ウェハを半導体チップN11li1分左方向に移動
させればよい。
このことは、小孔群7bを用いて上記同様に針合わせを
行う場合にも同様である。したがって、開口2を通して
、プローブの接触端の観察が出来なくとも、上記位置合
わせマークとしての小孔を用いることにより、間接的に
針合わせを行うことができる。
この実施例では、位置合わせマスクの位置合わせマーク
は、上記写真技術またはレーザー加工技術によって、高
精度に形成できる。また、プローブの接触端を貫通させ
る小孔も形成しておくことによって、上記位置合わせマ
スクを極めて簡単に、かつ上記位置合わせマークと同じ
高精度をもって配線基板1に取り付けることができる。
さらに、上記小孔群7Cは、その半導体チップの電極へ
の繰り返し圧着におけるプローブの接触端の位置ずれを
防ぐという効果も奏するから、その耐久性を高めるたと
ができる。
この発明は、前記実施例に限定されない。
例えば、上記位置合わせマークとしての小孔は、代表さ
せた電極に対して設けるものであってもよい。また、上
記位置合わせ用のマーク及び開口は、配線基板1の一箇
所にのみ設けるものであってもよい。さらに、上記位置
合わせマスクとして透明板で構成し、位置合わせマーク
を描くようにするものであってもよい。
また、上記位置合わせマークとプローブとの位置関係は
、−に記半導体チップの大きさのN(整数)個分に設定
することが実際の測定動作において便利であるが、」1
記ステージ機構は、数μmの精度で位置制御が回部であ
るから、」−記ステージ機構の最小移動距離の整数倍の
任意の距離に設定するものであってもよい。
また、上記位置合わせマスクは、他の位置合わせ方法に
より、上記配線基板1へのプローブとの位置合わせを行
うことも可能であるから、上記プローブの接触i’4i
1を貫通させる小孔を省略するものであってもよい。
さらに、上記配線基板Iの上面から開口2を通して半導
体チップの表面に延びるエソジセンザーを設け、半導体
ウェハのエツジを検出する機能を設けるものであっても
よい。
また、固定プローブ・ボードは、公知のようにプローブ
ホルダーを構成する配線基板にプローブを取り付け、プ
ラグイン方式により配線基板に装填するようにする構成
のものであってもよい。
さらに、上記位置合わせマスクは、配線基板の面と平行
な面を構成するようにすることの他、許容誤差範囲内で
、−上記配線基板の面に向かったテーパー状の面を構成
するようにするものであってもよい。すなわち、上記プ
ローブに対応した部分に対して、周辺部におけるスペー
サの厚みを少し小さくするようにするものである。これ
により、測定時でのスペーサの下面が半導体ウェハ表面
と接触してしまう虞を小さくできる。
この発明は、上記放射鐘状に配列されたプローブの他、
例えば、本願出願人の先願「特願昭54−40789 
(実願昭56−174247)Jに1 係る固定プローブ・ボードのように配線基板の面に関し
て垂直方向に配列されることにより、この接触端の観察
が不能となるもの等にも利用することができるものであ
る。
【図面の簡単な説明】
第1図は、この発明の一実施例を示す半完成状態の固定
プローブ・ボードの下面(測定面)図、第2図は、位置
合わせマスクの一実施例を示す平面図、 第3図は、この発明の一実施例を示す概略断面図である
。 1・・配線基板、2.2a、2b・・開口、3・・プリ
ント配線、4支持体、5・・プローブ、6・・位置合わ
せマスク、7a、7b、7c・・小孔、8・・スペーサ
、9.9a、9b・・半導体チップ 代理人弁理士 徳性 光政 2 0

Claims (1)

  1. 【特許請求の範囲】 1、配線基板と、この配線基板に固定され、その接触端
    が測定すべき半導体チップの電極に位置合わせされ、そ
    の接触端の観察が不能な形態に配置されたた複数のプロ
    ーブと、上記基板におけるプローブの取り付は部分と異
    なる所定の位置に設けられた開口と、上記基板の測定面
    側に取り付けられ、上記開口に対応する位置において上
    記複数のプローブのうち特定又は全ての接触端に対して
    予め規定された特定の間隔をもって形成された位置合わ
    せマークが設けられた位置合わせマスクとを含むことを
    特徴とする固定プローブ・ボード。 2、上記複数のプローブは、多層高密度に放射鐘状に配
    列されるものであることを特徴とする特許請求の範囲第
    1項記載の固定プローブ・ボード。 3、上記位置合わせマスクは、その表面に電気絶縁性処
    理が施された薄いアルミニュウム板により構成され、上
    記位置合わせマークは、小孔であることを特徴とする特
    許請求の範囲第1又は第2項記載の固定プローブ・ボー
    ド。 4、上記位置合わせマスクは、上記プローブの接触端を
    貫通させる小孔が設けられるものであることを特徴とす
    る特許請求の範囲第1、第2又は第3項記載の固定プロ
    ーブ・ボード。
JP20883182A 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド Granted JPS5999264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20883182A JPS5999264A (ja) 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20883182A JPS5999264A (ja) 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド

Publications (2)

Publication Number Publication Date
JPS5999264A true JPS5999264A (ja) 1984-06-07
JPH04228B2 JPH04228B2 (ja) 1992-01-06

Family

ID=16562826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20883182A Granted JPS5999264A (ja) 1982-11-29 1982-11-29 固定プロ−ブ・ボ−ド

Country Status (1)

Country Link
JP (1) JPS5999264A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337571A (ja) * 1989-07-03 1991-02-18 Nippon Denshi Zairyo Kk プローブカード
JP2001099864A (ja) * 1999-09-29 2001-04-13 Nec Corp プリント基板検査用検査治具及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105647A (en) * 1980-01-25 1981-08-22 Yoshie Hasegawa Probeboard

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105647A (en) * 1980-01-25 1981-08-22 Yoshie Hasegawa Probeboard

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337571A (ja) * 1989-07-03 1991-02-18 Nippon Denshi Zairyo Kk プローブカード
JP2001099864A (ja) * 1999-09-29 2001-04-13 Nec Corp プリント基板検査用検査治具及びその製造方法

Also Published As

Publication number Publication date
JPH04228B2 (ja) 1992-01-06

Similar Documents

Publication Publication Date Title
US7180315B2 (en) Substrate with patterned conductive layer
US8468690B2 (en) Holding member for use in test and method for manufacturing same
JPH02181946A (ja) ウエハ試験用探触板
JP5416986B2 (ja) 電気的接続装置
US7282931B2 (en) Full wafer contacter and applications thereof
US8435045B2 (en) Electrical connecting apparatus and method for manufacturing the same
US10935574B2 (en) Probe card assembly
TWI484192B (zh) Probe card, inspection device and inspection method
JPS5999264A (ja) 固定プロ−ブ・ボ−ド
JP3076831B2 (ja) 素子試験装置
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP3124983B2 (ja) 電気回路検査装置
KR101106607B1 (ko) 반도체 장치의 시험 장치
JPH04294559A (ja) プローブカード
JPS5826530Y2 (ja) プロ−ブカ−ド
KR20230167644A (ko) 정렬 정밀도가 높은 프로브 카드
JPS5912615Y2 (ja) プロ−ブカ−ド
JPS5826531Y2 (ja) プロ−ブカ−ド
JPH11163059A (ja) 集積回路用半導体薄板検査装置およびその検査方法
JPH01216282A (ja) 回路基板の検査方法及び回路基板の検査装置
TW202109053A (zh) 檢查治具以及檢查裝置
JPH03159146A (ja) プロービングカード
JPH08241916A (ja) 半導体集積回路の検査方法
JPH0833415B2 (ja) プローブカード
JP2000156253A (ja) 積層型コネクター装置および回路基板の検査装置