JPS5998596A - 多層セラミツク基板 - Google Patents
多層セラミツク基板Info
- Publication number
- JPS5998596A JPS5998596A JP20829882A JP20829882A JPS5998596A JP S5998596 A JPS5998596 A JP S5998596A JP 20829882 A JP20829882 A JP 20829882A JP 20829882 A JP20829882 A JP 20829882A JP S5998596 A JPS5998596 A JP S5998596A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- sheet
- multilayer ceramic
- conductor
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は電子部品を搭載するための多層セラミック基板
に関し、特にスルーホールの形状を改良した多層セラミ
ック基板に関する。
に関し、特にスルーホールの形状を改良した多層セラミ
ック基板に関する。
電子部品を搭載する多層セラミック基板は、多くの文献
に記載（例えば、「電子技術」第２３巻第１４号Ｐ９６
〜１００）されているように、シート積層法によって製
造されている。
に記載（例えば、「電子技術」第２３巻第１４号Ｐ９６
〜１００）されているように、シート積層法によって製
造されている。
第１図（Ａ）〜０は、従来のシート積層法による多層セ
ラミック基板の製造プロセスの一部を示すものである。
ラミック基板の製造プロセスの一部を示すものである。
まず、公知のドクターブレード法によって作成されたセ
ラミックのグリーンシート（以下、単に「シート」とい
う。）１に、金型な用いてスルーホールの打抜き加工を
行う囚。ここで、従来は、ポンチ２の径を１６０μｍ、
ダイ３の径を１８０μｍという如く、ポンチ・ダイ径差
を２０μｍ程度にとると前記シート１上下の孔径がとも
にダイ径にそろい、孔径りが１８Ｃ１μｍである円筒形
のスルーホール４を得ていた。
ラミックのグリーンシート（以下、単に「シート」とい
う。）１に、金型な用いてスルーホールの打抜き加工を
行う囚。ここで、従来は、ポンチ２の径を１６０μｍ、
ダイ３の径を１８０μｍという如く、ポンチ・ダイ径差
を２０μｍ程度にとると前記シート１上下の孔径がとも
にダイ径にそろい、孔径りが１８Ｃ１μｍである円筒形
のスルーホール４を得ていた。
次に、孔あけ加工された前記シート１に導電ペーストに
よるスルーホール４の導体充填を行い、これに続いて、
通常、前記導電ペーストとは異なる組成を有する導電ペ
ーストによる導体パターン配線（以下、単に「配線」と
いう。）５の印刷を行う０゜このとき、配線５とスルー
ホール４内の導体４！の上面６との間の導体間隔Ｓは、
前記印刷のバラツキによってショートを生じないように
するため、設計上６０μｍ必要であった。また、この工
程では、スルーホール養の孔埋充填不良が数多く発生し
問題となっていた。孔埋充填不良はスルーホール４の下
部に導体ペーストが完全に行きわたらず、空洞８が残る
現象であり、これが発生するとシート１の焼結時に基板
にクラックが入ったり、スルーホール４内での導体の断
線が生じたりするため、印刷後のシート１の外観検査を
行って不良シートを取り除いていた。
よるスルーホール４の導体充填を行い、これに続いて、
通常、前記導電ペーストとは異なる組成を有する導電ペ
ーストによる導体パターン配線（以下、単に「配線」と
いう。）５の印刷を行う０゜このとき、配線５とスルー
ホール４内の導体４！の上面６との間の導体間隔Ｓは、
前記印刷のバラツキによってショートを生じないように
するため、設計上６０μｍ必要であった。また、この工
程では、スルーホール養の孔埋充填不良が数多く発生し
問題となっていた。孔埋充填不良はスルーホール４の下
部に導体ペーストが完全に行きわたらず、空洞８が残る
現象であり、これが発生するとシート１の焼結時に基板
にクラックが入ったり、スルーホール４内での導体の断
線が生じたりするため、印刷後のシート１の外観検査を
行って不良シートを取り除いていた。
次の工程はシート１の積層である０゜この工程では、検
査済みのシート１をガイドビンを用いる等して位置合わ
せするが、実際には位置ずれが発生する場合があり、こ
の場合、上側のシートのスルーホール養内の導体４′の
下面７と下側のシートの配！５がショートするという不
良が発生する。
査済みのシート１をガイドビンを用いる等して位置合わ
せするが、実際には位置ずれが発生する場合があり、こ
の場合、上側のシートのスルーホール養内の導体４′の
下面７と下側のシートの配！５がショートするという不
良が発生する。
これは、第１図０に示した積層体におけるシートの位置
合わせ精度ａは１５μｍ程度であるため、積層した場合
のスルーホールと配線との間の導体間隔Ｓ／は４δμｍ
程度となり、前記同一シート内の導体間隔Ｓの３Ａにな
ってしまうことに原因があるが、この故障は外観検査で
は発見できないため、多層セラミック基板の製造歩留り
を低下させることになり、重大な問題となっていた。
合わせ精度ａは１５μｍ程度であるため、積層した場合
のスルーホールと配線との間の導体間隔Ｓ／は４δμｍ
程度となり、前記同一シート内の導体間隔Ｓの３Ａにな
ってしまうことに原因があるが、この故障は外観検査で
は発見できないため、多層セラミック基板の製造歩留り
を低下させることになり、重大な問題となっていた。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の多層セラミック基板における上述
の如き問題を解消し、前記スルーホールの孔埋充填不良
および積層時の位置ずれに起因するショート故障による
製造歩留りの低下を防止可能な多層セラミック基板を提
供することにある。
するところは、従来の多層セラミック基板における上述
の如き問題を解消し、前記スルーホールの孔埋充填不良
および積層時の位置ずれに起因するショート故障による
製造歩留りの低下を防止可能な多層セラミック基板を提
供することにある。
本発明の要点は、前記シートにあけるスルーホールの形
状を、シートの上下で孔径が異なるものとし、このシー
トの孔径の大きい側に前記配線用導体を印刷するように
した点にある。
状を、シートの上下で孔径が異なるものとし、このシー
トの孔径の大きい側に前記配線用導体を印刷するように
した点にある。
以下、本考案の実施例を図面に基づいて群細に説明する
。
。
第２図（ト）〜０は本発明の一実施例である多層セラミ
ック基板の製造プロセスの一部を示すものであり、前記
第１図（Ａ）〜０に対応するものである。
ック基板の製造プロセスの一部を示すものであり、前記
第１図（Ａ）〜０に対応するものである。
まず、シート１にスルーホールの打抜き加工を行う囚。
ここで重要なことは、例えば、ポンチ２の径を１４０μ
ｍ、ダイ３の径を１８０μｍという如く、ポンチ径を従
来より更に小さくしてポンチ・ダイ径差を４０μｍ程度
と積極的に大きくとるようにした点である。これにより
、得られるスルーホール４Ａの形状は、はぼ、円錐台状
となり、シート１上での孔径は、上側の孔径ｄは１５０
μｍ、下側の孔径りは１８０μｍにすることができた。
ｍ、ダイ３の径を１８０μｍという如く、ポンチ径を従
来より更に小さくしてポンチ・ダイ径差を４０μｍ程度
と積極的に大きくとるようにした点である。これにより
、得られるスルーホール４Ａの形状は、はぼ、円錐台状
となり、シート１上での孔径は、上側の孔径ｄは１５０
μｍ、下側の孔径りは１８０μｍにすることができた。
次に、孔あけ加工された前記シート１の孔径の大きい面
を上にして、導電ペーストによるスルーホール４Ａの導
体充填および印刷による配線５の形成を、通常の方法に
より行う■。このとき、配置ｌＡ５とスルーホール４Ａ
内の導体４Ａ′の上面６人との間の設計上の導体間隔Ｓ
は従来と同様６０μｍとする。上記導体充填工程におい
ては、スルーホール４Ａが、上部が拡がった形であるた
め、導体充填が従来よりスムーズに行われ孔埋充填不良
が発生しないという効果があり、印刷後シートの歩留り
を大幅に向上させることができた。
を上にして、導電ペーストによるスルーホール４Ａの導
体充填および印刷による配線５の形成を、通常の方法に
より行う■。このとき、配置ｌＡ５とスルーホール４Ａ
内の導体４Ａ′の上面６人との間の設計上の導体間隔Ｓ
は従来と同様６０μｍとする。上記導体充填工程におい
ては、スルーホール４Ａが、上部が拡がった形であるた
め、導体充填が従来よりスムーズに行われ孔埋充填不良
が発生しないという効果があり、印刷後シートの歩留り
を大幅に向上させることができた。
次の工程はシー）１の積層である０゜この工程で生ずる
シー）１の位置ずれａは前記ガイドピンな用いる等の方
法で位置合わせする関係で１５μｍ程度となる。しかし
ながら、本実施例のシート１のスルーホール４Ａの孔径
は上側、下側で３０μｍ程度の差があるため、位置ずれ
ａが１５μ重程度あっても、スルーホール４Ａ内の導体
４Ａ′の上面甑と配線５との間の導体間隔Ｓは設計値６
０μｍが確保される。これにより、積層時のショート故
障が大幅に減少し、多層セラミック基板の製造歩留りを
格段に向上させることができた。
シー）１の位置ずれａは前記ガイドピンな用いる等の方
法で位置合わせする関係で１５μｍ程度となる。しかし
ながら、本実施例のシート１のスルーホール４Ａの孔径
は上側、下側で３０μｍ程度の差があるため、位置ずれ
ａが１５μ重程度あっても、スルーホール４Ａ内の導体
４Ａ′の上面甑と配線５との間の導体間隔Ｓは設計値６
０μｍが確保される。これにより、積層時のショート故
障が大幅に減少し、多層セラミック基板の製造歩留りを
格段に向上させることができた。
なお、セラミックは焼結時に約１２％収縮するため、上
記実施例に示したシートから構成された多層セラミック
基板における、焼結後の孔径の差は約２５μ虱であった
。
記実施例に示したシートから構成された多層セラミック
基板における、焼結後の孔径の差は約２５μ虱であった
。
上記実施例においては、シート１への孔あけ加工の隙の
ポンチの径を１４０μｍ、ダイの径を１８０μｍ とし
たが、ポンチの径を１２０μｍとした場合にも、はぼ同
様の製造歩留り向上効果があった。
ポンチの径を１４０μｍ、ダイの径を１８０μｍ とし
たが、ポンチの径を１２０μｍとした場合にも、はぼ同
様の製造歩留り向上効果があった。
また、上記実施例の説明においては、形成されるスルー
ホールの形状を円錐台状としたが、これは、必ずしも正
確な円錐台である必要はなく、第３図（２）に示す如く
円錐台の途中がふくらんだ形状、あるいは同（ロ）に示
す如く円錐台の途中がへこんだ形状であっても良いこと
は言うまでもない。
ホールの形状を円錐台状としたが、これは、必ずしも正
確な円錐台である必要はなく、第３図（２）に示す如く
円錐台の途中がふくらんだ形状、あるいは同（ロ）に示
す如く円錐台の途中がへこんだ形状であっても良いこと
は言うまでもない。
上述の説明においては、スルーホールをポンチとグイと
で形成する例を示したが、本発明はこれに限られるべき
ものではなく、前述の如き上下の径の異なる孔を形成で
きる方法であれば、他の方法、例えばレーザ加工、’！
！！子ビーム加工等の方法によって形成しても良いこと
は言うまでもない。
で形成する例を示したが、本発明はこれに限られるべき
ものではなく、前述の如き上下の径の異なる孔を形成で
きる方法であれば、他の方法、例えばレーザ加工、’！
！！子ビーム加工等の方法によって形成しても良いこと
は言うまでもない。
なお、本発明におけるスルーホール孔の上下の径の値に
ついては、スルーホール内の導体の抵抗増加をも考慮す
ると、それらの間の差が２０〜５０μｍ １好ましくは
２５〜４０μｍ（いずれもグリーンシート上での値、焼
結後の寸法ではそれぞれ１５〜４０μｍ、２０〜３５μ
ｍ程度）とするのが良い。
ついては、スルーホール内の導体の抵抗増加をも考慮す
ると、それらの間の差が２０〜５０μｍ １好ましくは
２５〜４０μｍ（いずれもグリーンシート上での値、焼
結後の寸法ではそれぞれ１５〜４０μｍ、２０〜３５μ
ｍ程度）とするのが良い。
（７）
休のＴ ｉ／ｉｉ −
〔発明の効果〕
以上述べた如く、本発明によれば、シートに孔あけ加工
を行い、該孔部に導電ペーストを充填するとともに必要
な配線の印刷を行った後、これを複数枚積層し焼結して
作成される多層セラミック基板において、前記シートに
設ける孔を上下の孔径差が焼結後寸法で１５〜４０μｍ
ある孔としたので、前記導電ペーストの孔埋充填不良お
よび積層時の位置ずれに起因するショート故障を防止す
ることができ、製造歩留りを大幅に向上させるという効
果を奏するものである。
を行い、該孔部に導電ペーストを充填するとともに必要
な配線の印刷を行った後、これを複数枚積層し焼結して
作成される多層セラミック基板において、前記シートに
設ける孔を上下の孔径差が焼結後寸法で１５〜４０μｍ
ある孔としたので、前記導電ペーストの孔埋充填不良お
よび積層時の位置ずれに起因するショート故障を防止す
ることができ、製造歩留りを大幅に向上させるという効
果を奏するものである。
第１図（Ａ）〜０は従来の多層セラミック基板の製造プ
ロセスの一部を示す図、第２図囚〜０は本発明の一実施
例である多層セラミック基板の製造プロセスの一部を示
す図、第３図囚、■は本発明の他の実施例の要部を示す
図である。 １：シート、２：ポンチ、３：ダイ、４．４’ニスルー
ホール、４Ａ、 ４Ａ’ ニスルーホール内の導体、５
：配線、６．６Ａ：導体の上面、７，７Ａ：導（８） 第 １ 図 第 ２ 図 ７Ａ ４Ａ 第 ３ 図 ４′
ロセスの一部を示す図、第２図囚〜０は本発明の一実施
例である多層セラミック基板の製造プロセスの一部を示
す図、第３図囚、■は本発明の他の実施例の要部を示す
図である。 １：シート、２：ポンチ、３：ダイ、４．４’ニスルー
ホール、４Ａ、 ４Ａ’ ニスルーホール内の導体、５
：配線、６．６Ａ：導体の上面、７，７Ａ：導（８） 第 １ 図 第 ２ 図 ７Ａ ４Ａ 第 ３ 図 ４′
Claims (1)
- セラミック・グリーンシートに孔あけ加工を行い、該孔
部に導電ペーストを充填するとともに必要な配線の印刷
を行った後、これを複数枚積層し焼結して作成される多
層セラミック基板において、前記シートに設ける孔を、
上下の孔径差が焼結後寸法で１５〜４０μｍある孔とし
たことを特徴とする多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20829882A JPS5998596A (ja) | 1982-11-27 | 1982-11-27 | 多層セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20829882A JPS5998596A (ja) | 1982-11-27 | 1982-11-27 | 多層セラミツク基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5998596A true JPS5998596A (ja) | 1984-06-06 |
| JPH0365676B2 JPH0365676B2 (ja) | 1991-10-14 |
Family
ID=16553928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20829882A Granted JPS5998596A (ja) | 1982-11-27 | 1982-11-27 | 多層セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998596A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178116A (ja) * | 1984-09-25 | 1986-04-21 | 日本電気株式会社 | 多層複合電子部品 |
| JPS6196548U (ja) * | 1984-11-30 | 1986-06-21 | ||
| JPH04206990A (ja) * | 1990-11-30 | 1992-07-28 | Nippondenso Co Ltd | セラミック基板の製造装置 |
| JP2003008224A (ja) * | 2001-06-25 | 2003-01-10 | Kyocera Corp | 多層基板 |
-
1982
- 1982-11-27 JP JP20829882A patent/JPS5998596A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178116A (ja) * | 1984-09-25 | 1986-04-21 | 日本電気株式会社 | 多層複合電子部品 |
| JPS6196548U (ja) * | 1984-11-30 | 1986-06-21 | ||
| JPH04206990A (ja) * | 1990-11-30 | 1992-07-28 | Nippondenso Co Ltd | セラミック基板の製造装置 |
| JP2003008224A (ja) * | 2001-06-25 | 2003-01-10 | Kyocera Corp | 多層基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365676B2 (ja) | 1991-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894888B2 (en) | Multilayer board having precise perforations and circuit substrate having precise through-holes | |
| JPS6132489A (ja) | 多層印刷回路基板 | |
| CN110708873A (zh) | 一种实现埋入式铜块定位的制作方法 | |
| DE19642488A1 (de) | Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen | |
| JPS5998596A (ja) | 多層セラミツク基板 | |
| JP3027256B2 (ja) | プリント配線板 | |
| CN105555040A (zh) | 一种可提高外层图形及钻孔位置精度的pcb的制作方法 | |
| CN112504183B (zh) | 一种孔偏检测方法 | |
| JP2007235167A (ja) | 配線回路基板 | |
| CN106102352B (zh) | 一种解决不对称线路板翘曲的方法 | |
| JPS60186088A (ja) | プリント配線板 | |
| TWI772188B (zh) | 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統 | |
| CN220383283U (zh) | 一种镭射孔可靠性测试的印制电路板 | |
| CN115776768A (zh) | 多层电路板及其制造方法和制造系统以及其穿孔成形方法 | |
| KR100951344B1 (ko) | 프로브 카드, 프로브 카드용 스페이스 트랜스포머 및스페이스 트랜스포머 제조 방법 | |
| JPS61124586A (ja) | 金属板の食刻方法 | |
| JPS63142694A (ja) | プリント配線板 | |
| CN115776774A (zh) | 多层电路板及其制造方法和制造系统以及其盲孔成形方法 | |
| JPH07243985A (ja) | プリント配線板の精度確認方法 | |
| JPS6191992A (ja) | プリント配線板 | |
| JP2882157B2 (ja) | セラミック多層電子部品の製造方法 | |
| US20070169600A1 (en) | Method and structure to enable fine grid mlc technology | |
| DE102022110274A1 (de) | Hochgeschwindigkeitsbrücke zwischen einem Package und einer Komponente | |
| KR100349122B1 (ko) | 다층기판의 플러그드 비아홀 및 그 형성방법 | |
| CN117939805A (zh) | 通孔板信号孔制作方法、通孔板制作方法及系统 |