JPS5995664A - 監視制御装置 - Google Patents
監視制御装置Info
- Publication number
- JPS5995664A JPS5995664A JP57207071A JP20707182A JPS5995664A JP S5995664 A JPS5995664 A JP S5995664A JP 57207071 A JP57207071 A JP 57207071A JP 20707182 A JP20707182 A JP 20707182A JP S5995664 A JPS5995664 A JP S5995664A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- timer
- switching
- switch
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、２重系を構成する計算機システム便米、こ
の１皿の装置による酊鼻慨シスプ°ムとして第１図に示
すようなものがあった。第１図において、１，２は計算
機、３は従来の監視制御装置、４は切替器、５は切替器
４を介して計算機１又は２に接続されるデバイスである
。
の１皿の装置による酊鼻慨シスプ°ムとして第１図に示
すようなものがあった。第１図において、１，２は計算
機、３は従来の監視制御装置、４は切替器、５は切替器
４を介して計算機１又は２に接続されるデバイスである
。
動作において、切替器４が図示の位置にあり、計算機１
が実動状態にあるときは、監視制御装置３は計算機１の
状態を監視し、これより異常信号を受は取ったときは切
替器４に切替信号３ａを送り、切替器４を図と逆の位置
に設定し、計算機２とデバイス５を接続し、これらによ
り以後の処理を続行させる。
が実動状態にあるときは、監視制御装置３は計算機１の
状態を監視し、これより異常信号を受は取ったときは切
替器４に切替信号３ａを送り、切替器４を図と逆の位置
に設定し、計算機２とデバイス５を接続し、これらによ
り以後の処理を続行させる。
従来の監視制御装置は、以上のように構成されているの
で、現用の計算機が異常信号も出力できないような障害
を発生した場合は待機の計算機に切替ができなくなり、
システム・ダウンとなる欠点があった。゛ この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、各計算機より所定周期のパルス
信号を監視制御装置に入力させることにより、各計算機
の異常を簡単に検出できるようにし、２重系の計算機シ
ステムの信頼性を高めることができる監視制御装置を提
供することを目的とする。
で、現用の計算機が異常信号も出力できないような障害
を発生した場合は待機の計算機に切替ができなくなり、
システム・ダウンとなる欠点があった。゛ この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、各計算機より所定周期のパルス
信号を監視制御装置に入力させることにより、各計算機
の異常を簡単に検出できるようにし、２重系の計算機シ
ステムの信頼性を高めることができる監視制御装置を提
供することを目的とする。
以下、この発明の一実施例を図につい℃説明する。第２
図はこの発明による監視制御装置の構成を示すブロック
図であり、図中の監視制御装置６は、リトリガバブル・
マルチパイプレークよりなり、計算機１，２から所定周
期でプログラムにより出力されるパルス信号Ｐｉ、Ｐ２
を受は取り、タイマ動作をするタイマ７．８と、タイマ
７．８のタイマ信号７ａ、８ａから切替器４の切替の要
否を判定し、切替が必要と判定したときは、即ちパルス
信号Ｐ１又はＰ２が出力されなくなったときは切替信号
６ａを切替器４に供給し、切替を実行させる判定器９と
を有する。
図はこの発明による監視制御装置の構成を示すブロック
図であり、図中の監視制御装置６は、リトリガバブル・
マルチパイプレークよりなり、計算機１，２から所定周
期でプログラムにより出力されるパルス信号Ｐｉ、Ｐ２
を受は取り、タイマ動作をするタイマ７．８と、タイマ
７．８のタイマ信号７ａ、８ａから切替器４の切替の要
否を判定し、切替が必要と判定したときは、即ちパルス
信号Ｐ１又はＰ２が出力されなくなったときは切替信号
６ａを切替器４に供給し、切替を実行させる判定器９と
を有する。
第３図はタイマ７．８の動作の波形図を示す。
タイマ８は、例えば第３図ａに示すような単発のパルス
信号が入力されたとすると、第３図すに示すように時間
Ｔだけタイマ信号７ａ、８ａをノ１イに保持する機能を
もつ。従って、第４図ａのように時間Ｔより短い周期の
パルス信号Ｐ１．Ｐ２が計算機１，２より入力されると
、タイマ７．８はタイマ信号７ａ、８ａを第４図すに示
すように連続的にハイに保持したままにする。判定器９
は計算機１又は２の障害により、第５図ａのようにパル
ス信号Ｐ１又はＰ２が欠落し、タイマ信号７ａ。
信号が入力されたとすると、第３図すに示すように時間
Ｔだけタイマ信号７ａ、８ａをノ１イに保持する機能を
もつ。従って、第４図ａのように時間Ｔより短い周期の
パルス信号Ｐ１．Ｐ２が計算機１，２より入力されると
、タイマ７．８はタイマ信号７ａ、８ａを第４図すに示
すように連続的にハイに保持したままにする。判定器９
は計算機１又は２の障害により、第５図ａのようにパル
ス信号Ｐ１又はＰ２が欠落し、タイマ信号７ａ。
８ａが第５図すのようにハイからローに転じたのを検出
したときは切替信号６ａを出力し、切替器４に切替を実
行させる。切替器４は、例えば図示のように計算機１側
に設定されていたときは、切替信号６ａにより図示と逆
の位置に切替えられ、デバイス５を計算機２に接続する
。
したときは切替信号６ａを出力し、切替器４に切替を実
行させる。切替器４は、例えば図示のように計算機１側
に設定されていたときは、切替信号６ａにより図示と逆
の位置に切替えられ、デバイス５を計算機２に接続する
。
以上のよ５に、この発明によれば、各計算機より供給さ
れるパルス信号をタイマにより監視するようにしたので
、計算機がパルス信号を連続して発生できなくなる障害
に対して確実に対応でき、システムの信頼性を高めるこ
とができる効果がある。
れるパルス信号をタイマにより監視するようにしたので
、計算機がパルス信号を連続して発生できなくなる障害
に対して確実に対応でき、システムの信頼性を高めるこ
とができる効果がある。
第１図は従来の監視制御装置及び二重系計算機システム
のブロック図、第２図はこの発明の一実施例による監視
制御装置のブロック図、第３図乃至第５図は第２図に示
す監視制御装置の動作を示す波形図である。 １．２・・・計算機、３．６・・・監視制御装置、４・
・・切替器、５・・・デバイス。 なお、図中の同一符号は同一部分を示す。 代理人 葛野信−（ほか１名） 第 ｌ 区 弗 ２ 図 第 ３ 関 第４ 図 弔 ５ 図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−２０７０７１号２
、発明の名称 監視制御装置 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 （３）図 面 ６、補正の内容 （１）別紙の通り特許請求の範囲を補正する。 （２１明細書第３頁第７行目の「リトリガバブル」とあ
るのを「リトリガラブル」と補正する。 （３」第４図を別紙の通り補正する。 （４）第５図を別紙の通り補正する。 ７、 添付書類の目録 （１）補正後の特許請求の範囲を記載した書面 １通補
正後の第４図を記載した書面 １通補正後の第
５図を記載した書面 １通以 上 補正後の特許請求の範囲 切替器の選択にエリデバイスに接続されている第１の計
算機が異常となったときに、上記デバイスを上記切替器
の選択にエリ第２の計算機に接続するようにした監視制
御装置において、上記各計算機に対応して設けられ、＠
計算機エリそれぞれ所定周期で出刃さｎるパルス信号に
よりトリガされ、彷帰に上記所定周期エリ長いタイマ時
間をもつ一対のタイマと１選択されている上記計算機に
対応する上記タイマか信号を出力しなくなったときは他
の上記計算機を選択するための切替信号を上記切替器に
供給する判定器とを備えたことを特徴とする監視制御装
置。 第４ 図 茶 ５ 図
のブロック図、第２図はこの発明の一実施例による監視
制御装置のブロック図、第３図乃至第５図は第２図に示
す監視制御装置の動作を示す波形図である。 １．２・・・計算機、３．６・・・監視制御装置、４・
・・切替器、５・・・デバイス。 なお、図中の同一符号は同一部分を示す。 代理人 葛野信−（ほか１名） 第 ｌ 区 弗 ２ 図 第 ３ 関 第４ 図 弔 ５ 図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−２０７０７１号２
、発明の名称 監視制御装置 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 （３）図 面 ６、補正の内容 （１）別紙の通り特許請求の範囲を補正する。 （２１明細書第３頁第７行目の「リトリガバブル」とあ
るのを「リトリガラブル」と補正する。 （３」第４図を別紙の通り補正する。 （４）第５図を別紙の通り補正する。 ７、 添付書類の目録 （１）補正後の特許請求の範囲を記載した書面 １通補
正後の第４図を記載した書面 １通補正後の第
５図を記載した書面 １通以 上 補正後の特許請求の範囲 切替器の選択にエリデバイスに接続されている第１の計
算機が異常となったときに、上記デバイスを上記切替器
の選択にエリ第２の計算機に接続するようにした監視制
御装置において、上記各計算機に対応して設けられ、＠
計算機エリそれぞれ所定周期で出刃さｎるパルス信号に
よりトリガされ、彷帰に上記所定周期エリ長いタイマ時
間をもつ一対のタイマと１選択されている上記計算機に
対応する上記タイマか信号を出力しなくなったときは他
の上記計算機を選択するための切替信号を上記切替器に
供給する判定器とを備えたことを特徴とする監視制御装
置。 第４ 図 茶 ５ 図
Claims (1)
- 切替器の選択によりデバイスに接続されている第１の計
算機が異常となったときに、上記デバイスを上記切替器
の選択により第２の計算機に接続するようにした監視制
御装置において、上記各計算機に対応して設けられ、各
計算器よりそれぞれ所定周期で出力されるパルス信号に
よりトリガされ、復帰に上記所定周期より長いタイマ時
間をもつ一対のタイマと、選択されている上記計算機に
対応する上記タイマが信号を出力しなくなったときは他
の上記計算機を選択するための切替信号を上記切替器に
供給する判定器とを備えたことを特徴とする監視制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207071A JPS5995664A (ja) | 1982-11-24 | 1982-11-24 | 監視制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207071A JPS5995664A (ja) | 1982-11-24 | 1982-11-24 | 監視制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995664A true JPS5995664A (ja) | 1984-06-01 |
Family
ID=16533714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57207071A Pending JPS5995664A (ja) | 1982-11-24 | 1982-11-24 | 監視制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995664A (ja) |
-
1982
- 1982-11-24 JP JP57207071A patent/JPS5995664A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69311797T2 (de) | Fehlertolerantes computersystem mit vorrichtung fuer die bearbeitung von externen ereignissen | |
| JPS5995664A (ja) | 監視制御装置 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JP2704137B2 (ja) | 現用・予備切り換え方式 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPH0555234U (ja) | プログラマブルコントローラの制御システム | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS60134941A (ja) | 外部記憶装置を有するシステムの復帰方式 | |
| JPH0317722A (ja) | 基準時間割込み方法 | |
| JPS6314213A (ja) | 電源装置 | |
| JPS61161550A (ja) | 計算機制御装置 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS63240145A (ja) | デイジタル信号伝送方式 | |
| JPS6212537B2 (ja) | ||
| JPH05346868A (ja) | オンライン業務切り換え方式 | |
| JPH07307770A (ja) | プロテクション制御回路 | |
| JPS58140803A (ja) | プロセス制御装置 | |
| JPS63307564A (ja) | 障害端末の自動切換方式 | |
| JPS58112159A (ja) | 冗長システムの制御切換方法 | |
| JPS63111502A (ja) | 障害監視装置 | |
| JPS61156438A (ja) | 計算機制御装置 | |
| JPS6394341A (ja) | 二重化電子計算機システムの外部制御方式 | |
| JPH04246732A (ja) | マイクロプロセッサ制御回路 | |
| JPH0250715A (ja) | クロック制御装置 | |
| JPH05130656A (ja) | ２重化制御処理装置運転動作モード切替方法および複数の被制御装置に対する２重化制御処理装置による制御処理方法 |