JPS5994948A - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPS5994948A JPS5994948A JP57204277A JP20427782A JPS5994948A JP S5994948 A JPS5994948 A JP S5994948A JP 57204277 A JP57204277 A JP 57204277A JP 20427782 A JP20427782 A JP 20427782A JP S5994948 A JPS5994948 A JP S5994948A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- address
- retry
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、バスを介して装僧間でデータを転送するの
を制御するデータ転送制御！！Ｉ：関する。
を制御するデータ転送制御！！Ｉ：関する。
従来、この種の装置として第１図（：示すものがあった
。第１及び第２のデータ＠慣としてのプローｔｌ’ｊＩ
＆びメモリ２がバス３を介して接続さｎており、プロ七
ツヤ１からメモリ２にデータを転送する場合について説
明する。プロ七ツヤ１がデータの種別を示すアドレス３
ａ、データ（１６ビツト）３ｂ及びレディ３Ｃを出力す
ると、メモリ２は受は取ったデータ３ｂにエラーがない
ことを確認した後、■き込みをし、リプライ３ｄをプロ
七ツヤ１に送出する。プロセラー９１ｔ：Ｅリプライ３
ｄを受は取ると、当該データの転送完了を認識し。
。第１及び第２のデータ＠慣としてのプローｔｌ’ｊＩ
＆びメモリ２がバス３を介して接続さｎており、プロ七
ツヤ１からメモリ２にデータを転送する場合について説
明する。プロ七ツヤ１がデータの種別を示すアドレス３
ａ、データ（１６ビツト）３ｂ及びレディ３Ｃを出力す
ると、メモリ２は受は取ったデータ３ｂにエラーがない
ことを確認した後、■き込みをし、リプライ３ｄをプロ
七ツヤ１に送出する。プロセラー９１ｔ：Ｅリプライ３
ｄを受は取ると、当該データの転送完了を認識し。
次の処理じ移る。もし、メモリ２がパリティ・ピットＰ
による検定の結沫、データ３ ｂ ｔ＝エラーがあるこ
とを検出すると、書き込みを杓うことなく、エラー３ｅ
を返送する。プロ七ツヤ１はエラー３０を覚り取ると、
同一データ３ｂを再送し、レディ３ｃを受は取るように
する。
による検定の結沫、データ３ ｂ ｔ＝エラーがあるこ
とを検出すると、書き込みを杓うことなく、エラー３ｅ
を返送する。プロ七ツヤ１はエラー３０を覚り取ると、
同一データ３ｂを再送し、レディ３ｃを受は取るように
する。
このよう（＝、アドレス３ ａ ｔ：よってデータ種別
が規定さｊるものであｎば、プロセラ４７１の再試行ハ
アドレス３ａ、データ３ｂ及びレディ３Ｃを出力するこ
と≦：よって遂行さｎる。
が規定さｊるものであｎば、プロセラ４７１の再試行ハ
アドレス３ａ、データ３ｂ及びレディ３Ｃを出力するこ
と≦：よって遂行さｎる。
−力、メモリ２にインテリジェント機能が備えらｊてい
る他の従来１ｉ １ ｔ＝おいては、第３図（：示すよ
う一二複数データＤ１〜Ｄｎをブロック化して転送し、
七のブロックの先頭（：データ種別を示すコードを付加
していた。この場合、アドレス３ａはデータ種別を規定
するものではＴｘ ＜ 、送信対象であるメモリ２を規
定する意味だりをもっている。
る他の従来１ｉ １ ｔ＝おいては、第３図（：示すよ
う一二複数データＤ１〜Ｄｎをブロック化して転送し、
七のブロックの先頭（：データ種別を示すコードを付加
していた。この場合、アドレス３ａはデータ種別を規定
するものではＴｘ ＜ 、送信対象であるメモリ２を規
定する意味だりをもっている。
従って、メモリ２がブロックの先頭（：あるデータ種別
の内容シ：従い、後続するデータＤ１〜Ｄｎのデータ穏
別を認識するもので、第４図（二示すよう（ニーる。
の内容シ：従い、後続するデータＤ１〜Ｄｎのデータ穏
別を認識するもので、第４図（二示すよう（ニーる。
第４図Ｃ：おいて、４ねアドレス−カウンタであり、転
送嘔ｎ′Ｃ米るデータ種別（二より初期設定さｎ５メモ
リ５のアドレス４ａを生成する。アドレス４１ねアドレ
ス・カウンタ４がレディ３ ｃ （：より順次ステップ
（＋１）さする信号で、ζｎ ｔ：よってデータＤ１〜
Ｄｎを傳続的なメモリ５のアドレス位ｆｌ Ｃ格納する
。この作業（：おいてデータＤ１〜Ｄｎにエラーが検出
さｎると、前述のよう（＝再試行が！杓さｎる。再試行
の方法として、（ａ）ブロック単位に豹う。即ち先頭デ
ータから再試行する。
送嘔ｎ′Ｃ米るデータ種別（二より初期設定さｎ５メモ
リ５のアドレス４ａを生成する。アドレス４１ねアドレ
ス・カウンタ４がレディ３ ｃ （：より順次ステップ
（＋１）さする信号で、ζｎ ｔ：よってデータＤ１〜
Ｄｎを傳続的なメモリ５のアドレス位ｆｌ Ｃ格納する
。この作業（：おいてデータＤ１〜Ｄｎにエラーが検出
さｎると、前述のよう（＝再試行が！杓さｎる。再試行
の方法として、（ａ）ブロック単位に豹う。即ち先頭デ
ータから再試行する。
（ｂ）エラーのあったデータＣ：ついてのみ再試行する
。
。
（ａ）の方法は正常（＝転送さｆ′ｌたデータも再試行
さｎるので、効率が悪い。（ｂ）の方法はレディによっ
てアドレス・カウンタがカワントを進行させるので、（
１を再試行Ｃ：対応するよう（＝修正することが必碧で
あり、会慴が複雑化する。
さｎるので、効率が悪い。（ｂ）の方法はレディによっ
てアドレス・カウンタがカワントを進行させるので、（
１を再試行Ｃ：対応するよう（＝修正することが必碧で
あり、会慴が複雑化する。
この発明は、上記のようｔｔ従Ｍのものの欠点を除去す
るためにｔＪさｎたもので、転送するデータに当該デー
タが再試行であるか否かを表示する制御情報を付加する
ととベニより、再試行処理を簡単Ｃニすることかでさる
データ転送制御余情を柳供することを目的とする。
るためにｔＪさｎたもので、転送するデータに当該デー
タが再試行であるか否かを表示する制御情報を付加する
ととベニより、再試行処理を簡単Ｃニすることかでさる
データ転送制御余情を柳供することを目的とする。
以下、この発明の一実施例を図３二ついて説明する。第
５図において、６ねアンド・ゲートで、レディ３ｃとデ
ータ３ｂ（：付加さｎｆｃ制御制御情報書送ビット［有
］）３ｆの反転論理のアンドをとり、七の結芽によりア
ドレス・カウンタ４をステップさせる。
５図において、６ねアンド・ゲートで、レディ３ｃとデ
ータ３ｂ（：付加さｎｆｃ制御制御情報書送ビット［有
］）３ｆの反転論理のアンドをとり、七の結芽によりア
ドレス・カウンタ４をステップさせる。
次−二動作（：ついて説明する。プロセラ−ｖ１は送信
先を明示するアドレス３ａを送出するが、七の内容はデ
ータＤ１〜Ｄｎの転送が終了する１で変更さｎないので
、―（二送信先のａｍを指示する情報である。データ３
ｂは第３図Ｃ：示すようＣ：、データ種別、データＤ１
〜Ｄｎの順（：送出さｎるが、再送ピッ）３ｆは再送で
ないので「０」と’ｆｔつており、アンド・ゲート６は
レディ３Ｃをアドレス・カウンタ４＆：供給する。この
ため、アドレス・カウンタ４のアドレス４ａｅ：ｔレデ
ィ３ｅ（＝従ってステップさｎ、データＤ１〜Ｄｎをメ
モリ５ｇｍ１き込む。もし、データＤ１〜Ｄｎのいずｎ
かの１き込み段階でエラーが検出さｎると、メモリ２か
らプロセラｇ１（＝エラー３ｅが送出さｎる。ζｎｃ：
応答シ応答−セッーｖＩＨ同一のデータと共（：再送ビ
ット３ｆを「１」にして送出する。再送さｎ大データは
、再送ビット３ｆが「１」なので、アンド・ゲート６を
閉にし、アドレス・カウンタ４の内容を変更させること
抱く、メモリ５（＝１き込ｌｆｌる＠ １１お、上記笑施例でね再試行を表示するｌビットの制
御情報をデータＣ二付加したが、こｎＦｉ２ビット以上
でも良く、レディと同じよう１１形式の再試行レディ信
号で表示するものでもよい。
先を明示するアドレス３ａを送出するが、七の内容はデ
ータＤ１〜Ｄｎの転送が終了する１で変更さｎないので
、―（二送信先のａｍを指示する情報である。データ３
ｂは第３図Ｃ：示すようＣ：、データ種別、データＤ１
〜Ｄｎの順（：送出さｎるが、再送ピッ）３ｆは再送で
ないので「０」と’ｆｔつており、アンド・ゲート６は
レディ３Ｃをアドレス・カウンタ４＆：供給する。この
ため、アドレス・カウンタ４のアドレス４ａｅ：ｔレデ
ィ３ｅ（＝従ってステップさｎ、データＤ１〜Ｄｎをメ
モリ５ｇｍ１き込む。もし、データＤ１〜Ｄｎのいずｎ
かの１き込み段階でエラーが検出さｎると、メモリ２か
らプロセラｇ１（＝エラー３ｅが送出さｎる。ζｎｃ：
応答シ応答−セッーｖＩＨ同一のデータと共（：再送ビ
ット３ｆを「１」にして送出する。再送さｎ大データは
、再送ビット３ｆが「１」なので、アンド・ゲート６を
閉にし、アドレス・カウンタ４の内容を変更させること
抱く、メモリ５（＝１き込ｌｆｌる＠ １１お、上記笑施例でね再試行を表示するｌビットの制
御情報をデータＣ二付加したが、こｎＦｉ２ビット以上
でも良く、レディと同じよう１１形式の再試行レディ信
号で表示するものでもよい。
以上のよう（：この発明によｎば、転送データにエラー
が発生し穴ときね、再試行（：おいて再試行を示す制御
情報を再試行データベニ付加したので、効率良くデータ
転送ができ、受信側の再試行制御機構もＷＰ単と７２る
効果がある。
が発生し穴ときね、再試行（：おいて再試行を示す制御
情報を再試行データベニ付加したので、効率良くデータ
転送ができ、受信側の再試行制御機構もＷＰ単と７２る
効果がある。
第１図は従来のデータ転送制御製雪のブロック図、第２
図ね第１図の＠慣の動作の波形図、第３図及び！４図ね
従来のデータ転送制御装慣のブロック図、第５図はこの
発明の一実施例（＝よるデータ転送制御会僧のブロック
図である。 １・・・プロセラ’７．２．５・・・メモリ、４・・・
アドレス・カウンタ、６・・・アンド・ゲート。ｎ＄５
１図中の同−祠号は同一部分を示す。 代理人 葛 野 伯 −（はか１名）１匪りか１工部
辺」 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−２０４２７’／号
２、発明の名称 データ転送制御装置 ３、補正をする者 代表者片由仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁末行に「受は取る」とあるのを「出
力する」と補正する。 （２）明細書第４頁第４行に「方法として、（ａ） Ｊ
とあるのを「方法として次の２つが考えられる。（ａ）
」と補正する。
図ね第１図の＠慣の動作の波形図、第３図及び！４図ね
従来のデータ転送制御装慣のブロック図、第５図はこの
発明の一実施例（＝よるデータ転送制御会僧のブロック
図である。 １・・・プロセラ’７．２．５・・・メモリ、４・・・
アドレス・カウンタ、６・・・アンド・ゲート。ｎ＄５
１図中の同−祠号は同一部分を示す。 代理人 葛 野 伯 −（はか１名）１匪りか１工部
辺」 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−２０４２７’／号
２、発明の名称 データ転送制御装置 ３、補正をする者 代表者片由仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁末行に「受は取る」とあるのを「出
力する」と補正する。 （２）明細書第４頁第４行に「方法として、（ａ） Ｊ
とあるのを「方法として次の２つが考えられる。（ａ）
」と補正する。
Claims (1)
- データを転送する第１のデータ装置と、バスを介して上
記＄１のデータ装置に接続さｎ、受信したデータを記憶
するメモリを有する第２のデータ装置とを備え、上記第
２のデータ装置において受信さｎｆｃデータ（：誤りが
検出さｎたときけ上記第１のデータ装置よりデータ転送
の栴試杓をするよう（：Ｌ次データ転送制御１ｆｆｌ（
：おいて、上記第１のデータ蝕憚は転送するデータ（二
当該データが再試行データであるか否かを表示する制御
情報を付加して転送するように横取さｎ、上記第２のデ
ータ＠慣ね受信したデータに誤りがなく、かつ上記制御
情報が再試行データであることを表示しているときね当
ｄ？データが再試行データとして上記メモリのアドレス
をステップさせること１１ ＜上記メモリ（：記憶する
ように１１Ｉ５５Ｃさｒ＋ ｆｃことを４ｔｌとするデ
ータ転送ＩＬ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57204277A JPS5994948A (ja) | 1982-11-19 | 1982-11-19 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57204277A JPS5994948A (ja) | 1982-11-19 | 1982-11-19 | デ−タ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994948A true JPS5994948A (ja) | 1984-05-31 |
Family
ID=16487812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57204277A Pending JPS5994948A (ja) | 1982-11-19 | 1982-11-19 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923856A (en) * | 1995-11-28 | 1999-07-13 | Fujitsu Limited | Control system for coping with bus extension in controlling a communication apparatus |
| US8714624B2 (en) | 2010-12-06 | 2014-05-06 | Shiroki Corporation | Belt molding for vehicle door |
-
1982
- 1982-11-19 JP JP57204277A patent/JPS5994948A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923856A (en) * | 1995-11-28 | 1999-07-13 | Fujitsu Limited | Control system for coping with bus extension in controlling a communication apparatus |
| US8714624B2 (en) | 2010-12-06 | 2014-05-06 | Shiroki Corporation | Belt molding for vehicle door |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0115454B1 (en) | Bus for data processing system with fault cycle operation | |
| EP0141743B1 (en) | Pipeline error correction | |
| JP2770976B2 (ja) | パリティ検査装置 | |
| US7676639B2 (en) | Separate handling of read and write of read-modify-write | |
| KR950033824A (ko) | 하드웨어에 의해 메모리의 ecc에러를 자동적으로 스크러빙하는 방법 및 장치 | |
| JPS604624B2 (ja) | 正しくない情報フレ−ムを再送するシステム | |
| JPS63226752A (ja) | Ｉｄシステムのデ−タ書込み方式 | |
| US7143176B2 (en) | Data communication with a protocol that supports a given logical address range | |
| US7069305B2 (en) | Computer system and a data transfer method thereof using remote direct memory access | |
| JP2006190257A (ja) | データ転送装置およびデータ転送方法 | |
| KR910001522A (ko) | 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템 | |
| JPS5994948A (ja) | デ−タ転送制御装置 | |
| JPS5839329A (ja) | 文字列訂正装置 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| JPS63228248A (ja) | 複数誤り訂正可能主記憶装置 | |
| JPH0612270A (ja) | テスト回路 | |
| JPS61211786A (ja) | Ｉｃカ−ド | |
| JPS63240658A (ja) | メモリ装置 | |
| JPS62125453A (ja) | 記憶装置 | |
| JPS59119599A (ja) | 記憶制御装置 | |
| JPS6043549B2 (ja) | デ−タ転送制御方式 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH0367346A (ja) | アドレス制御回路 | |
| JPH0514293B2 (ja) | ||
| JPH034942B2 (ja) |