JPS5994459A - アモルフアスシリコン電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アモルファスシリコン電界効果型トランジス
タ（以下ａ−８ｉ　　ＦＥＴと略す）に関する。近時液
晶表示パネルの一方の基板にゲートライン（走査線）及
びドレインライン（信号線）を多数互いに絶縁した状態
で直交させ、これら各ラインの交差点に薄膜ＦＥＴをス
イッチング素子として配列し、これを開閉駆動させて各
交差点ととに設けられた表示電極に信号を与え、この部
分の液晶を表示駆動させることによシ、テレビ等の画像
表示を行なう液晶マトリクスパネルの開発が試みられて
いる。本発明は、特にこのような液晶表示パネルにスイ
ッチング素子として使用されるのに適したＦＥＴに関す
る。

従来技術 第１図は、ａ−８ｉ　　ＦＥＴをスイッチング素子とし
て使用した液晶マトリクスパネルの全体構造を示し、（
１）は前面ガラス透明基板、（２）はこの透明基板（１
）内面全面に被着され九ＩＴＯ膜等透明導電膜よシなる
共通電極、（３）は液晶層、（４）はガラスフリット、
樹脂等よシなるスペーサでシール剤トしてもはたらく。

（５）は背面ガラス透明基板でその内面に複数本のゲー
トライン（Ｘ）及びドレインライン（Ｙ）（ソースライ
ンとしてもよい。以下同じ。）が互いに絶縁して直交配
列されている。

（６）　（６）・・・ｔ９’−）ライン（Ｘ）、ドレイ
ンライン（Ｙ）の各交差点にａ−８ｉ　　ＦＥＴを介し
て接続された表示電極である。かかるＦＥＴアレイを利
用したマトリクスパネルの１液晶セルの回路構成は、第
２図に示される。（Ｃ）は、液晶パネル（ＬＣＤ）に並
列に付加容量として介挿されたコンデンサである。

第６図及び第６Ａ図は、１個ノａ−８ｉ・ＦＥＴの具体
的構造を示し、＜ｘ）（Ｙ）は、前述したゲートライン
及びドレインラインで、絶縁層（７）を介して隔てられ
ている。ゲートライン（Ｘ）及びドレインライン（Ｙ）
はガラス基板（５）の表面に形成される。ゲー１−（Ｇ
）の上方には絶縁層（７）を介してアモルファスシリコ
ン層（Ａｓ）が形成され、その両端部分にゲート（Ｇ）
を挾む如くソース（Ｓ）及びドレイン（Ｄ）が形成され
る。ドレイン（Ｄ）ｉ’ｉ、ドレインライン（Ｙ）の一
部にて兼用される。（６）は、前述した表示電極であ夛
、ソース（８）に接続される。通常ゲートライン（Ｘ）
はクロムＯｒと金Ａｕの２重層にて、表示電極（６）は
、ＩＴＯ９にて、またソース（８）及びドレインライン
（Ｙ）は、アルミＡｌにて形成される。また絶縁膜（７
）には、プラズマＣＶＤ法によって形成されたシリコン
ナイトライド８ｉａＮ４膜が使用される。

然しながら、アモルファスシリコンは、艮好な光導電体
であるため、この種表示パネルの如く光を多量に入射さ
せる装置に使用した場合、ａ　−Ｓｉ　　ＦＥＴオフ時
に光電流が発生するという問題がある。第４図は、従来
の典型的なａ−８ｉＦＥ’Ｉ’（７）電流特性を示し、
光遮断時におけるオフ電流（ＶＧ＝ＯＶ）は曲線（ａ）
に示すように約５×１、、−１１人、これに対し、ゲー
トに約６０００ルクスの光を照射したときのオフ電流は
、曲線（ｂ）に示す８ ように約７Ｘ１０　　Ａに増大する。この電流の増大は
、いうまでもなく光電流によるものである。

光照射におけるかかるオフ電流（ＶＧ＝ＯＶ）とオン電
流（Ｖ、Ｇ＝、１５Ｖ）の比は、約１０　　ｇも達せず
、テレビ等の画像表示に利用したとき、オフ時にあって
もこのオフ電流によシ表示状態になるという欠点を生じ
る。これを防止するため従来ゲート領域を覆って遮光膜
を形成し、外光の入射を阻止する方法が提案されている
が、この方法では遮光膜の形成さらにこの遮光膜として
金属膜が適していることから、ゲートとの絶縁を図る絶
縁膜の形成等工程が増加しかつ構造も複雑となり、コス
ト上昇、歩留シ低下等の問題を生ずる。

発明の目的 本発明は、ａ−８ｉ　　ＦＥＴにおいて、光照射時ソー
ス・ドレイン間に流れるオフ電流の発生を抑制し、遮光
膜を使用することなく、オフ状態にあるＦＥＴの不所望
なオン動作を阻止することを目的とする。

発明の構成 本発明は、ゲートに約３０００ルクスの光を照射したと
きソース・ドレイン間に流れるオフ電流とオン電流の比
が少なくとも約１０　以上である電流特性を有するａ−
８ｉ　　ＦＥＴに関する。

実施例 本発明に保るａ’−８ｉ　　ＦＥＴは、プラズマＣＶＤ
法によシ、次の条件で形成される。シランガスＢ　ｉＨ
４３％ヲ含むアルゴンガスＡｒの流量は６３　ｃｃ　／
　ｆｉ　（第６図）、３１ｃｃ／ｍ（第６図）、２９　
ｃｃ／ｍ　（第７図）、２６ＣＣ／峨（第８図）に各々
設定される。その他の条件紘共通であり、温度２５０°
Ｃ１真空度０．３５ｔＯｒｒ、発振出力６５Ｗ、成長時
間４５分である。図中曲線（ａ）は光遮断状態における
特性、曲線の）は、ＦＥＴのゲートに標準ランプ例えば
、東京芝浦電気株式会社製マツダ測光標準電球（水平光
度測定用、形式６０■、４０カンデラ）にて約６０００
ルクスの光をあてた場合の特性である。尚、ソース・ド
レイン間電圧は、約６、ＯＶである。流量３３ｃｃ／ｍ
、３１　ｃｃ／ｉ、　２９　ｃｃ／鯛の場合、光照射時
におけるオン・オフ比は約１０　、また流量２６ａｃ／
ｍの場合、約１０　である。かかるオン・オフ比は、テ
レビ画像表示に充分利用でき、オフ電流によって不所望
な表示が現われることはカい。

尚、前述した従来例（第４図）に示す特性は、流量を８
０ｃｃ／ｓｍとしてアモルファスシリコンを形成した場
合であシ他め条件は、実施例と同一である。

本発明者らは、８ｉＨ４ガスの流量を減少してアモルフ
ァスシリコンの成長速度を低下させて一定膜厚、例えば
０．１５μのアモ□ルファスシリコン層を生成した場合
と、８ｉＨ４ガスの流量を増加してアモルファスシリコ
ンの成長速度を上けて上記一定膜厚のアモルファスシリ
コン層を生成した場合について実験を行なった結果、成
長速度の遅い前者の例では、本実施例の如きオン・オフ
比の向上がみられるが、成長速度を早めた後者の例では
、従来例の如きオン・オフ比の低下がみられるという傾
向を発見した。これよシ、アモルファスシリコンの成長
速度を低下させた方が、大きいオン・オフ比を得ること
ができ、かつそのオン・オフ比の向上と、成長速度は、
略リニヤな関係にあることを確認した。尚実施例におけ
るａ−８ｉＦＥＴのトランジスタとしての特性は、従来
例と全く変らず、それ故、オフ電流のみの低下が実現さ
れていることは、第５図ないし第８図に示す特性図よシ
明らかである。

発明の効果 本発明によれば、ａ−８ｔ　　ＦＥＴに光をあてた状態
であっても、オフ電流値は小さく、オン・オフ比を約１
０　以上とすることができるから、オフ状態にあるＦＥ
Ｔがそのオフ電流の増大によジオン動作し不所望な表示
を行なうという問題は解消される。ａ−８ｉ　　ＦＥＴ
が、入射光を利用して画像表示を行なう液晶表示パネル
の各画素に接続されるスイッチング素子として、期待さ
れているものである以上、光の入射は不可避な問題であ
ることを考えれば、トランジスタとしての特性を維持し
、光電流のみ抑制された本発明ａ−８ｉＦＥＴは、この
種表示パネルに使用して最適である。本発明は、前述の
如くオン・オフ比が向上するものであるから、従来必要
であった遮光膜が不要となシ、その生成工程、絶縁膜生
成工程等の工程数増加に伴う不良発生率の増大、コスト
上昇等の欠点を解消することができる。

【図面の簡単な説明】

第１図は、液晶マトリクスパネルの一般的構成を示す分
解斜視図、第２図はその一部回路図、第６図は具体的構
造を示す平面図、第６Ａ図は、第６図Ａ−Ａ’断面図、
第４図は従来例特性図、第５図ないし第８図は、・それ
ぞれ本発明実施例特性図である。 （１）（５１・・・・・・透明基板、（２）・・・・・
・共通電極、（３）・・・・・・液晶層、（６）−・・
・・・表示電極、（７）・・・・・・絶縁層、（Ｘ）・
・・・・・ゲートライン、（Ｙ）・・・・・・ドレイン
ライン。 第１図 第４図 Ｖｃ、　　（Ｖ） −１００７０２０３０ ＶｃＴ　（Ｖ） 図 −７００１０２０３０ Ｖα　　（Ｖン −１００７０２０３０ Ｖｃｒ　　（Ｖ） −ｔｏ　　　　　ｏ　　　　　　ｔｏ　　　　　２０　
　　　３０ＶＣｔ、ＣＶ）

Claims (1)

【特許請求の範囲】
1. １、トランジスタオフ状態でゲートに約６０００／Ｌ／
   クスの光を照射したとき、ソース・ドレイン間に流れる
   オフ電流とオン電流の比が少なくとも約１０以上である
   電流特性を有するアモルファスシリコン電界効果型トラ
   ンジスタ。