JPH077155A - 薄膜トランジスターの構造と製造方法 - Google Patents
薄膜トランジスターの構造と製造方法Info
- Publication number
- JPH077155A JPH077155A JP11318493A JP11318493A JPH077155A JP H077155 A JPH077155 A JP H077155A JP 11318493 A JP11318493 A JP 11318493A JP 11318493 A JP11318493 A JP 11318493A JP H077155 A JPH077155 A JP H077155A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- tft
- source
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000011159 matrix material Substances 0.000 claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 230000005684 electric field Effects 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 10
- 235000012239 silicon dioxide Nutrition 0.000 claims 4
- 239000000377 silicon dioxide Substances 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 230000005669 field effect Effects 0.000 claims 1
- 238000003384 imaging method Methods 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- 230000002829 reductive effect Effects 0.000 abstract description 9
- 238000005286 illumination Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 229910017875 a-SiN Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000003637 basic solution Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical group [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
Abstract
(57)【要約】
【目的】 薄膜トランジスターの構造と製造方法とを提
供すること。 【構成】 活性マトリックス液晶ディスプレイにおい
て、薄膜トランジスターの活性領域と画像要素の透明電
極２０の上に特別の絶縁層１５を付着させる。ＴＦＴの
ソース電極１６と透明電極２０との間の相互連絡は特別
の絶縁層１５上に存在する。負ゲートバイアスによる暗
漏れ電流を増加させる、アルミニウムと非ドープト非晶
質ケイ素チャンネルとの直接接触を避けるために、ＴＦ
Ｔソース／ドレン電極１６への接触は重度ドープト非晶
質ケイ素１４を介してなされる。アルミニウム相互連絡
のエッチング溶液が透明電極２０に作用することを避け
るために、透明電極２０への金属接触は特別の絶縁層１
５中の孔を介してなされる。特別の絶縁層１５はシグナ
ル線１７と透明電極２０との間の短絡をも防止する。
供すること。 【構成】 活性マトリックス液晶ディスプレイにおい
て、薄膜トランジスターの活性領域と画像要素の透明電
極２０の上に特別の絶縁層１５を付着させる。ＴＦＴの
ソース電極１６と透明電極２０との間の相互連絡は特別
の絶縁層１５上に存在する。負ゲートバイアスによる暗
漏れ電流を増加させる、アルミニウムと非ドープト非晶
質ケイ素チャンネルとの直接接触を避けるために、ＴＦ
Ｔソース／ドレン電極１６への接触は重度ドープト非晶
質ケイ素１４を介してなされる。アルミニウム相互連絡
のエッチング溶液が透明電極２０に作用することを避け
るために、透明電極２０への金属接触は特別の絶縁層１
５中の孔を介してなされる。特別の絶縁層１５はシグナ
ル線１７と透明電極２０との間の短絡をも防止する。
Description
【０００１】
【発明の利用分野】本発明は薄膜トランジスター（ＴＦ
Ｔ）に関し、特に活性マトリックス液晶ディスプレイ
（ＬＣＤ）系に用いるためのＴＦＴに関する。
Ｔ）に関し、特に活性マトリックス液晶ディスプレイ
（ＬＣＤ）系に用いるためのＴＦＴに関する。
【０００２】
【従来の技術】ＴＦＴはＬＣＤパネルに広範囲に用いら
れている。このようなＴＦＴＬＣＤ系では、各画像要素
（ピクセル）がＬＣＤデバイスとＬＣＤデバイスのオン
とオフを切り替えるためのスイッチとを有する。ピクセ
ルのマトリックスを多数の連続走査シグナル列と多数の
データシグナルカラムとの交差点に配置する。走査シグ
ナルとデータシグナルとがある一定の交差点で一致する
場合には、その特定の交差点のピクセルは活性化され
る。この特定ピクセルの一致アドレッシングはＴＦＴに
よって達成され、この場合に走査シグナルはＴＦＴのゲ
ートに供給され、データシグナルはＴＦＴのドレンに印
加され、ＴＦＴのソースから対応ＬＣＤを駆動する。
れている。このようなＴＦＴＬＣＤ系では、各画像要素
（ピクセル）がＬＣＤデバイスとＬＣＤデバイスのオン
とオフを切り替えるためのスイッチとを有する。ピクセ
ルのマトリックスを多数の連続走査シグナル列と多数の
データシグナルカラムとの交差点に配置する。走査シグ
ナルとデータシグナルとがある一定の交差点で一致する
場合には、その特定の交差点のピクセルは活性化され
る。この特定ピクセルの一致アドレッシングはＴＦＴに
よって達成され、この場合に走査シグナルはＴＦＴのゲ
ートに供給され、データシグナルはＴＦＴのドレンに印
加され、ＴＦＴのソースから対応ＬＣＤを駆動する。
【０００３】Ｍ．Ａｋｉｙａｍａ等による論文“新しい
光遮蔽構造によるａ−Ｓｉ ＴＦＴと、活性マトリック
ス液晶ディスプレイへのその適用”ＩＥＥＥ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ Ｐｒｏｃｅｅｄｉｎｇｓ，１９８
８年１２月、２６８−２７１頁に述べられている。図１
（ａ）、１（ｂ）及び１（ｃ）は一般的に通常の非晶質
ケイ素（ａ−Ｓｉ）ＴＦＴの断面図を示す。これらはＡ
型、Ｂ型及びＣ型と呼ばれる。
光遮蔽構造によるａ−Ｓｉ ＴＦＴと、活性マトリック
ス液晶ディスプレイへのその適用”ＩＥＥＥ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ Ｐｒｏｃｅｅｄｉｎｇｓ，１９８
８年１２月、２６８−２７１頁に述べられている。図１
（ａ）、１（ｂ）及び１（ｃ）は一般的に通常の非晶質
ケイ素（ａ−Ｓｉ）ＴＦＴの断面図を示す。これらはＡ
型、Ｂ型及びＣ型と呼ばれる。
【０００４】Ａ型及びＢ型のａ−Ｓｉ ＴＦＴの製造方
法は次の通りである：（１）ＴＦＴのゲートとして透明
な基板１０上に金属フィルムを付着させる。（２）基板
上に窒化ケイ素（ａ−ＳｉＮ）１２、非晶質ケイ素（ａ
−Ｓｉ）及び重度ドープトａ−Ｓｉ（ｎ＋ａ−Ｓｉ）１
４膜を付着させる。（３）ＴＦＴの活性領域を除いて、
ｎ＋ａ−Ｓｉ １４とａ−Ｓｉ １３膜を標準の写真平
板法及び乾式エッチング法によってエッチングする。
（４）ＬＣＤデバイスのための透明電極２０としてイン
ジウムー酸化スズ（ＩＴＯ）を形成する。（５）ＴＦＴ
の接触孔を開ける。（６）ＴＦＴのソース及びドレン接
触金属１６を形成する。（７）ソースとドレン電極との
間のｎ＋ａ−Ｓｉ層を乾式エッチングによってエッチン
グする。Ａ型及びＢ型ＴＦＴにはエッチングストッパー
が存在しないので、工程７はエッチング時間によって制
御され、エッチング時間は重要であり、ａ−Ｓｉ層の厚
さはｎ＋ａ−Ｓｉ層１４よりも非常に厚くなければなら
ない。ａ−Ｓｉ層１３の厚さは典型的に２０００Åを越
える。
法は次の通りである：（１）ＴＦＴのゲートとして透明
な基板１０上に金属フィルムを付着させる。（２）基板
上に窒化ケイ素（ａ−ＳｉＮ）１２、非晶質ケイ素（ａ
−Ｓｉ）及び重度ドープトａ−Ｓｉ（ｎ＋ａ−Ｓｉ）１
４膜を付着させる。（３）ＴＦＴの活性領域を除いて、
ｎ＋ａ−Ｓｉ １４とａ−Ｓｉ １３膜を標準の写真平
板法及び乾式エッチング法によってエッチングする。
（４）ＬＣＤデバイスのための透明電極２０としてイン
ジウムー酸化スズ（ＩＴＯ）を形成する。（５）ＴＦＴ
の接触孔を開ける。（６）ＴＦＴのソース及びドレン接
触金属１６を形成する。（７）ソースとドレン電極との
間のｎ＋ａ−Ｓｉ層を乾式エッチングによってエッチン
グする。Ａ型及びＢ型ＴＦＴにはエッチングストッパー
が存在しないので、工程７はエッチング時間によって制
御され、エッチング時間は重要であり、ａ−Ｓｉ層の厚
さはｎ＋ａ−Ｓｉ層１４よりも非常に厚くなければなら
ない。ａ−Ｓｉ層１３の厚さは典型的に２０００Åを越
える。
【０００５】Ａ型とＢ型ＴＦＴは同じ構造を有するが、
但しＡ型ＴＦＴではＳａｋａｍｏｔｏ等が論文，“ａ−
Ｓｉ ＴＦＴによってアドレスされる１０−Ｉｎ．ダイ
アゴナル活性マトリックスＬＣＤ”Ｐｒｏｃｅｅｄｉｎ
ｇｓ ｏｆ ｔｈｅ ＳＩＤ，２８／２巻，１９８７，
１４５−１４８頁に述べているように、ａ−Ｓｉ層がゲ
ート電極の両縁から突出する。Ｂ型ＴＦＴでは、ａ−Ｓ
ｉ層がゲート電極の影（ｓｈａｄｏｗ）の完全に内側に
配置される。このデバイスを背面ゲート照明条件で操作
する場合に、Ａ型構造では光電効果のために照明される
突出領域においてキャリヤーが発生するので、漏れ電流
が観察される。従って、Ａ型ＴＦＴはＴＦＴＬＣＤに用
いることができない。Ｂ型構造では、ａ−Ｓｉ層がゲー
ト電極によって全体的に遮蔽される。従って、背面照明
条件で操作する場合には、光電流が存在しない。しか
し、製造のｎ＋ａ−Ｓｉ及びａ−Ｓｉエッチング工程
（工程３）中に、ａ−Ｓｉ層１２、すなわちゲート絶縁
層１２は、活性領域を越えて、作用される。それ故、Ｂ
型構造を多数のピクセルのマトリックスアレイであるＴ
ＦＴＬＣＤのために用いる場合に、その収率（ｙｉｅｌ
ｄ）は非常に不良である。
但しＡ型ＴＦＴではＳａｋａｍｏｔｏ等が論文，“ａ−
Ｓｉ ＴＦＴによってアドレスされる１０−Ｉｎ．ダイ
アゴナル活性マトリックスＬＣＤ”Ｐｒｏｃｅｅｄｉｎ
ｇｓ ｏｆ ｔｈｅ ＳＩＤ，２８／２巻，１９８７，
１４５−１４８頁に述べているように、ａ−Ｓｉ層がゲ
ート電極の両縁から突出する。Ｂ型ＴＦＴでは、ａ−Ｓ
ｉ層がゲート電極の影（ｓｈａｄｏｗ）の完全に内側に
配置される。このデバイスを背面ゲート照明条件で操作
する場合に、Ａ型構造では光電効果のために照明される
突出領域においてキャリヤーが発生するので、漏れ電流
が観察される。従って、Ａ型ＴＦＴはＴＦＴＬＣＤに用
いることができない。Ｂ型構造では、ａ−Ｓｉ層がゲー
ト電極によって全体的に遮蔽される。従って、背面照明
条件で操作する場合には、光電流が存在しない。しか
し、製造のｎ＋ａ−Ｓｉ及びａ−Ｓｉエッチング工程
（工程３）中に、ａ−Ｓｉ層１２、すなわちゲート絶縁
層１２は、活性領域を越えて、作用される。それ故、Ｂ
型構造を多数のピクセルのマトリックスアレイであるＴ
ＦＴＬＣＤのために用いる場合に、その収率（ｙｉｅｌ
ｄ）は非常に不良である。
【０００６】ＴＦＴの収率を改良するために、図１
（ｃ）に示されるような、ａ−ＳｉＮの第２層を有する
ａ−Ｓｉ ＴＦＴが開発されている。このＣ型デバイス
の製造方法はＡ型及びＢ型の製造方法と同じであるが、
但し上部窒化物（ａ−ＳｉＮ）層はａ−Ｓｉ膜の付着後
に付着され、ｎ＋ａ−Ｓｉ層の付着前に、上部ａ−Ｓｉ
Ｎ層がソース及びドレン（Ｓ／Ｄ）接触領域から除去さ
れる。上部ａ−ＳｉＮ層はトランジスターのチャンネル
領域に残留し、ａ−ＳｉＮはＳｉエッチングに耐性であ
るので、ソースとドレン電極との間のｎ＋ａ−Ｓｉ層の
エッチング中のエッチングストッパーとして利用される
ことができる。ａ−Ｓｉ層の厚さは非常に薄く、典型的
には５００Å未満にすることができる。薄いａ−Ｓｉ層
中の低い光子吸収のために、ａ−Ｓｉ層はゲート電極の
両縁の外側に、実質的な量の漏れ電流を招くことなく、
突出することができる。ゲート絶縁性ａ−ＳｉＮ層は活
性領域の形成中に作用されないので、Ｃ型デバイスはＢ
型デバイスよりも高い製造収率を有する。
（ｃ）に示されるような、ａ−ＳｉＮの第２層を有する
ａ−Ｓｉ ＴＦＴが開発されている。このＣ型デバイス
の製造方法はＡ型及びＢ型の製造方法と同じであるが、
但し上部窒化物（ａ−ＳｉＮ）層はａ−Ｓｉ膜の付着後
に付着され、ｎ＋ａ−Ｓｉ層の付着前に、上部ａ−Ｓｉ
Ｎ層がソース及びドレン（Ｓ／Ｄ）接触領域から除去さ
れる。上部ａ−ＳｉＮ層はトランジスターのチャンネル
領域に残留し、ａ−ＳｉＮはＳｉエッチングに耐性であ
るので、ソースとドレン電極との間のｎ＋ａ−Ｓｉ層の
エッチング中のエッチングストッパーとして利用される
ことができる。ａ−Ｓｉ層の厚さは非常に薄く、典型的
には５００Å未満にすることができる。薄いａ−Ｓｉ層
中の低い光子吸収のために、ａ−Ｓｉ層はゲート電極の
両縁の外側に、実質的な量の漏れ電流を招くことなく、
突出することができる。ゲート絶縁性ａ−ＳｉＮ層は活
性領域の形成中に作用されないので、Ｃ型デバイスはＢ
型デバイスよりも高い製造収率を有する。
【０００７】Ａ型及びＢ型デバイスでは、チャンネル長
さ１８はソースとドレン電極１６との間のスペースに等
しい。Ｃ型デバイスでは、チャンネル長さ１８は上部ａ
−ＳｉＮの長さに等しく、ソースードレン電極１６間の
スペースよりも長い。従って、同じ設計ルールを用いる
ならば、Ｃ型デバイスのチャンネル長さはＡ型及びＢ型
デバイスよりも長くなければならない。従って、Ｃ型デ
バイスは大きい面積を占め、高分解能ディスプレイに適
さない。この効果の詳細な考察はＨ．Ｋａｔｏｈによる
論文、“ＴＦＴ−ＬＣＤはカラー ノートブックＰＣを
達成する”，Ｎｉｋｋｅｉ Ｅｌｅｃｔｒｏｎｉｃｓ
ＡＳＩＡ，４月号，６８−７１頁，１９９２年に述べら
れている。
さ１８はソースとドレン電極１６との間のスペースに等
しい。Ｃ型デバイスでは、チャンネル長さ１８は上部ａ
−ＳｉＮの長さに等しく、ソースードレン電極１６間の
スペースよりも長い。従って、同じ設計ルールを用いる
ならば、Ｃ型デバイスのチャンネル長さはＡ型及びＢ型
デバイスよりも長くなければならない。従って、Ｃ型デ
バイスは大きい面積を占め、高分解能ディスプレイに適
さない。この効果の詳細な考察はＨ．Ｋａｔｏｈによる
論文、“ＴＦＴ−ＬＣＤはカラー ノートブックＰＣを
達成する”，Ｎｉｋｋｅｉ Ｅｌｅｃｔｒｏｎｉｃｓ
ＡＳＩＡ，４月号，６８−７１頁，１９９２年に述べら
れている。
【０００８】今までのＡ型、Ｂ型又はＣ型ＴＦＴでは、
データシグナル線とソース及びドレン電極とが同時に形
成される。データシグナル線とピクセルのＩＴＯ電極と
の間に絶縁層が存在しない。従って、データシグナル線
１７とＩＴＯ電極２０とが橋絡することは容易である。
図２はピクセルの平面図を示す。データシグナル線１７
とピクセル２０との間に、不完全な処理によって、形成
された架橋が存在するならば、シグナルがＴＦＴスイッ
チを迂回して、ピクセル電極２０に直接供給される。図
３（Ａ）は図２のＡ−Ａ’ラインに沿った断面図を示
す。図３（Ｂ）は図２のＢ−Ｂ’ラインに沿った断面図
を示す。シグナル線とピクセル電極とが図３（Ｂ）に示
すように短絡を生ずると、ＬＣＤディスプレイは損傷す
る。
データシグナル線とソース及びドレン電極とが同時に形
成される。データシグナル線とピクセルのＩＴＯ電極と
の間に絶縁層が存在しない。従って、データシグナル線
１７とＩＴＯ電極２０とが橋絡することは容易である。
図２はピクセルの平面図を示す。データシグナル線１７
とピクセル２０との間に、不完全な処理によって、形成
された架橋が存在するならば、シグナルがＴＦＴスイッ
チを迂回して、ピクセル電極２０に直接供給される。図
３（Ａ）は図２のＡ−Ａ’ラインに沿った断面図を示
す。図３（Ｂ）は図２のＢ−Ｂ’ラインに沿った断面図
を示す。シグナル線とピクセル電極とが図３（Ｂ）に示
すように短絡を生ずると、ＬＣＤディスプレイは損傷す
る。
【０００９】１９９２年４月２９日に出願された同時係
属米国特許出願第０７／８７５，６５１号では、先行技
術の上記短絡は、ａ−Ｓｉ層の付着前にゲートに絶縁層
を加えることによって克服される。従って、この絶縁層
は高温において成長することができ、ピンホールを含ま
ない。ａ−Ｓｉ層はゲート電極によって遮蔽されるの
で、漏れ光電流の発生は減少し、構造のジオメトリー
（ｇｅｏｍｅｔｒｙ）は縮小する。この構造はまた、相
互連絡クロッシング（ｃｒｏｓｓｉｎｇ）のステップを
減じて破壊を避ける。これらの効果は、ＴＦＴ ＬＣＤ
パネルの製造収率を改善する。
属米国特許出願第０７／８７５，６５１号では、先行技
術の上記短絡は、ａ−Ｓｉ層の付着前にゲートに絶縁層
を加えることによって克服される。従って、この絶縁層
は高温において成長することができ、ピンホールを含ま
ない。ａ−Ｓｉ層はゲート電極によって遮蔽されるの
で、漏れ光電流の発生は減少し、構造のジオメトリー
（ｇｅｏｍｅｔｒｙ）は縮小する。この構造はまた、相
互連絡クロッシング（ｃｒｏｓｓｉｎｇ）のステップを
減じて破壊を避ける。これらの効果は、ＴＦＴ ＬＣＤ
パネルの製造収率を改善する。
【００１０】同時係属出願に開示された構造は背面照明
が存在する場合の漏れ電流を実質的に減ずるが、負バイ
アスをゲートに与える場合に暗漏れ電流は、ゲート電極
の影の外に突出したａ−Ｓｉチャンネルを有する構造の
暗漏れ電流よりも大きいことが判明している。この観察
は論文，“非晶質ケイ素薄膜トランジスターの漏れ電
流”，ＲＯＣ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＥＤＭＳ，
５１３頁，１９９１に述べられている。この論文では、
ａ−ＳｉとＳ／Ｄ接点との間の縁において孔がドレン電
極のａ−Ｓｉ／Ａｌ縁からチャンネル領域まで流れるこ
とが説明されている。ａ−Ｓｉが金属と接触する縁で
は、負電圧がゲートに印加されると、ＴＦＴの漏れ電流
は増加する。暗電流の増加は、負ゲートバイアスを増加
させる及び／又はドレンバイアスを増加させることによ
り金属／半導体（Ｍ／Ｓ）接点の電界によって誘導され
るトラップ補助トンネル電流（ｔｒａｐ−ａｓｓｉｓｔ
ｅｄｔｕｎｎｅｌｉｎｇ ｃｕｒｒｅｎｔ）によって左
右される。漏れ電流はａ−Ｓｉ層のドレン縁におけるａ
−Ｓｉ層への金属析出物によると考えられる。金属析出
物は接点領域におけるトラップ状態密度を強化する。高
い電界では、ドレン領域のＭ／Ｓ接点ではトラップによ
って電子孔対が発生する。
が存在する場合の漏れ電流を実質的に減ずるが、負バイ
アスをゲートに与える場合に暗漏れ電流は、ゲート電極
の影の外に突出したａ−Ｓｉチャンネルを有する構造の
暗漏れ電流よりも大きいことが判明している。この観察
は論文，“非晶質ケイ素薄膜トランジスターの漏れ電
流”，ＲＯＣ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＥＤＭＳ，
５１３頁，１９９１に述べられている。この論文では、
ａ−ＳｉとＳ／Ｄ接点との間の縁において孔がドレン電
極のａ−Ｓｉ／Ａｌ縁からチャンネル領域まで流れるこ
とが説明されている。ａ−Ｓｉが金属と接触する縁で
は、負電圧がゲートに印加されると、ＴＦＴの漏れ電流
は増加する。暗電流の増加は、負ゲートバイアスを増加
させる及び／又はドレンバイアスを増加させることによ
り金属／半導体（Ｍ／Ｓ）接点の電界によって誘導され
るトラップ補助トンネル電流（ｔｒａｐ−ａｓｓｉｓｔ
ｅｄｔｕｎｎｅｌｉｎｇ ｃｕｒｒｅｎｔ）によって左
右される。漏れ電流はａ−Ｓｉ層のドレン縁におけるａ
−Ｓｉ層への金属析出物によると考えられる。金属析出
物は接点領域におけるトラップ状態密度を強化する。高
い電界では、ドレン領域のＭ／Ｓ接点ではトラップによ
って電子孔対が発生する。
【００１１】図２のＣ−Ｃ’ラインに沿った断面図であ
る図４には、付加的短絡を示す。シグナル線の抵抗を減
ずるために一般的に用いられる物質はアルミニウムであ
り、これはピクセル電極２０、すなわちＩＴＯ物質に直
接接触する。図２には、ＴＦＴのデータシグナル線１７
と走査線１９を示す。Ｔａｂ自動結合方法（ＴＡＢ）を
用いて、これらの線を駆動回路からディスプレイ上面へ
結合させる場合に、ＩＴＯ物質は入力パッドとして役立
つ。次に、アルミニウムを用いてシグナル線と走査線と
をＩＴＯ入力パッドに直接結合させる。アルミニウムと
ＩＴＯ接点が塩基性（ｂａｓｅ）溶液に遭遇すると、ア
ルミニウムとＩＴＯとの間の接触縁はＪ．Ｅ．Ａ．Ｍ．
ｖａｎ ｄｅｎ Ｍｅｅｒａｋｋｅｒ等によって論文，
“アルカリ性溶液中でＡｌと接触するＩＴＯの還元腐
食”，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１３９
巻，２号，１９９２年２月，３８５−３９０頁に述べら
れているように、容易に侵食されることができる。この
ような塩基性溶液を一般に用いて、アルミニウム金属を
パターン化するためにフォトレジストを除去する。この
ような侵食が生ずると、ディスプレイは斑点入りにな
り、より重大な状況では、ＩＴＯとアルミニウムとの間
の接触は不連続になる。図４（Ａ）は侵食のない状態を
示し、図４（Ｂ）は侵食した状態を示す。
る図４には、付加的短絡を示す。シグナル線の抵抗を減
ずるために一般的に用いられる物質はアルミニウムであ
り、これはピクセル電極２０、すなわちＩＴＯ物質に直
接接触する。図２には、ＴＦＴのデータシグナル線１７
と走査線１９を示す。Ｔａｂ自動結合方法（ＴＡＢ）を
用いて、これらの線を駆動回路からディスプレイ上面へ
結合させる場合に、ＩＴＯ物質は入力パッドとして役立
つ。次に、アルミニウムを用いてシグナル線と走査線と
をＩＴＯ入力パッドに直接結合させる。アルミニウムと
ＩＴＯ接点が塩基性（ｂａｓｅ）溶液に遭遇すると、ア
ルミニウムとＩＴＯとの間の接触縁はＪ．Ｅ．Ａ．Ｍ．
ｖａｎ ｄｅｎ Ｍｅｅｒａｋｋｅｒ等によって論文，
“アルカリ性溶液中でＡｌと接触するＩＴＯの還元腐
食”，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１３９
巻，２号，１９９２年２月，３８５−３９０頁に述べら
れているように、容易に侵食されることができる。この
ような塩基性溶液を一般に用いて、アルミニウム金属を
パターン化するためにフォトレジストを除去する。この
ような侵食が生ずると、ディスプレイは斑点入りにな
り、より重大な状況では、ＩＴＯとアルミニウムとの間
の接触は不連続になる。図４（Ａ）は侵食のない状態を
示し、図４（Ｂ）は侵食した状態を示す。
【００１２】
【発明が解決しようとする課題】本発明の目的は、背面
照明による低い漏れ光電流並びに負ゲートバイアス条件
による低い暗漏れ電流を有する活性マトリックス液晶デ
ィスプレイのための薄膜トランジスター（ＴＦＴ）を構
成することである。本発明のもう一つの目的は、通常の
ＴＦＴより小さいＴＦＴを構成することである。本発明
のさらに他の目的は金属シングル線とＩＴＯとの間の橋
絡を避けることによって、高収率プロセスによるＴＦＴ
を構成することである。本発明のさらに他の目的は、ア
ルミニウムをパターン化するためのフォトレジストを塩
基性溶液中で除去するときに、アルミニウムとＩＴＯ物
質接点の縁における腐食を避けることによって収率をさ
らに改良することである。本発明のさらに他の目的は、
ＴＦＴの活性非晶質ケイ素層のインジウム汚染を避ける
ことである。
照明による低い漏れ光電流並びに負ゲートバイアス条件
による低い暗漏れ電流を有する活性マトリックス液晶デ
ィスプレイのための薄膜トランジスター（ＴＦＴ）を構
成することである。本発明のもう一つの目的は、通常の
ＴＦＴより小さいＴＦＴを構成することである。本発明
のさらに他の目的は金属シングル線とＩＴＯとの間の橋
絡を避けることによって、高収率プロセスによるＴＦＴ
を構成することである。本発明のさらに他の目的は、ア
ルミニウムをパターン化するためのフォトレジストを塩
基性溶液中で除去するときに、アルミニウムとＩＴＯ物
質接点の縁における腐食を避けることによって収率をさ
らに改良することである。本発明のさらに他の目的は、
ＴＦＴの活性非晶質ケイ素層のインジウム汚染を避ける
ことである。
【００１３】
【課題を解決するための手段】これらの目的は、透明な
ＩＴＯ電極が形成された後に、絶縁層を付着させること
によって達成される。ＴＦＴ活性チャンネル領域の中央
部分上のこの絶縁層とｎ＋ａ−Ｓｉとの一部を連続的に
エッチングする。ａ−Ｓｉ領域がゲートの影に入ると、
背面照明下の漏れが減少する。ソースとドレン電極に対
する金属接点はｎ＋ａ−Ｓｉによって緩衝され、ａ−Ｓ
ｉに直接ではないので、ゲートが負にバイアスをかけら
れるときに暗漏れ電流を減ずる。この絶縁層はシグナル
線とピクセル電極とを分離して、橋絡形成を回避する。
ＩＴＯへの金属接触は絶縁層中の孔を介してなされ、金
属のパターン化は絶縁層上になされる。従って、アルミ
ニウム金属をエッチングするための塩基性溶液が絶縁層
の真下のＩＴＯを侵食することはありえない。この構造
とプロセスとによって、製造収率は実質的に改良され
る。金属接点を２絶縁層によって頂部にまで高めること
によって、底部ゲートと頂部ドレン接点との間の漂遊キ
ャパシタンスも減少する。Ａｌ電極の縁はＩＴＯ電極に
直接接触しないので、腐食による開路を防止する。
ＩＴＯ電極が形成された後に、絶縁層を付着させること
によって達成される。ＴＦＴ活性チャンネル領域の中央
部分上のこの絶縁層とｎ＋ａ−Ｓｉとの一部を連続的に
エッチングする。ａ−Ｓｉ領域がゲートの影に入ると、
背面照明下の漏れが減少する。ソースとドレン電極に対
する金属接点はｎ＋ａ−Ｓｉによって緩衝され、ａ−Ｓ
ｉに直接ではないので、ゲートが負にバイアスをかけら
れるときに暗漏れ電流を減ずる。この絶縁層はシグナル
線とピクセル電極とを分離して、橋絡形成を回避する。
ＩＴＯへの金属接触は絶縁層中の孔を介してなされ、金
属のパターン化は絶縁層上になされる。従って、アルミ
ニウム金属をエッチングするための塩基性溶液が絶縁層
の真下のＩＴＯを侵食することはありえない。この構造
とプロセスとによって、製造収率は実質的に改良され
る。金属接点を２絶縁層によって頂部にまで高めること
によって、底部ゲートと頂部ドレン接点との間の漂遊キ
ャパシタンスも減少する。Ａｌ電極の縁はＩＴＯ電極に
直接接触しないので、腐食による開路を防止する。
【００１４】図５及び６は高収率ａ−Ｓｉ ＴＦＴを製
造するための本発明の第１実施態様の工程流れ図を示
す。この方法は下記工程を含む： （ａ）透明な基板１０上にゲート電極を付着させ、パタ
ーン化する工程。材料はクロム、チタン、モリブデン又
はアルミニウムでよい。； （ｂ）基板上に窒化ケイ素層１２、非晶質ケイ素膜１３
及び重度ドープト非晶質ケイ素膜１４を付着させる工
程。
造するための本発明の第１実施態様の工程流れ図を示
す。この方法は下記工程を含む： （ａ）透明な基板１０上にゲート電極を付着させ、パタ
ーン化する工程。材料はクロム、チタン、モリブデン又
はアルミニウムでよい。； （ｂ）基板上に窒化ケイ素層１２、非晶質ケイ素膜１３
及び重度ドープト非晶質ケイ素膜１４を付着させる工
程。
【００１５】（ｃ）ＴＦＴ活性領域を除いて通常の写真
平板法を用いて重度ドープト非晶質ケイ素膜１４と非晶
質ケイ素膜１３とをエッチングする工程。
平板法を用いて重度ドープト非晶質ケイ素膜１４と非晶
質ケイ素膜１３とをエッチングする工程。
【００１６】（ｄ）ＩＴＯ等のような物質を用いて、デ
ィスプレイ デバイスの透明電極を付着させ、パターン
化する工程。
ィスプレイ デバイスの透明電極を付着させ、パターン
化する工程。
【００１７】（ｅ）絶縁層１５を付着させる工程。
【００１８】（ｆ）ＴＦＴの活性領域とＩＴＯピクセル
電極２０の接点領域との上の絶縁層１５に窓を開ける。
同時に、絶縁層１５と窒化ケイ素膜１２とを通してエッ
チングすることによって、走査線１９のための接触窓を
開ける工程。
電極２０の接点領域との上の絶縁層１５に窓を開ける。
同時に、絶縁層１５と窒化ケイ素膜１２とを通してエッ
チングすることによって、走査線１９のための接触窓を
開ける工程。
【００１９】（ｇ）金属のソースとドレン電極とを付着
させ、パターン化する工程。
させ、パターン化する工程。
【００２０】（ｈ）ソースとドレン電極１６との間の重
度ドープト非晶質ケイ素１４を除去する工程。
度ドープト非晶質ケイ素１４を除去する工程。
【００２１】本発明は図１のＣ型ＴＦＴと同数のマスク
層を有する。窒化ケイ素１２のエッチング中の重度ドー
プト非晶質ケイ素層１４への損傷を防止するために、工
程（ｇ）を２つのマスキング工程：チャンネル領域と、
ピクセルＩＴＯ電極２０のための接触窓とをエッチング
する工程と、走査線１９のための接触窓を開ける工程と
に分割することができる。この場合に、マスキング工程
は通常のＡ型ＴＦＴ又はＢ型ＴＦＴよりも１工程多くな
る。
層を有する。窒化ケイ素１２のエッチング中の重度ドー
プト非晶質ケイ素層１４への損傷を防止するために、工
程（ｇ）を２つのマスキング工程：チャンネル領域と、
ピクセルＩＴＯ電極２０のための接触窓とをエッチング
する工程と、走査線１９のための接触窓を開ける工程と
に分割することができる。この場合に、マスキング工程
は通常のＡ型ＴＦＴ又はＢ型ＴＦＴよりも１工程多くな
る。
【００２２】通常のＡ型ＴＦＴ、Ｂ型ＴＦＴ又はＣ型Ｔ
ＦＴに比べて、新規な本発明は下記の利点を有する： （１）新規な構造はＣ型ＴＦＴよりも１工程少ないマス
キング工程を必要とする。
ＦＴに比べて、新規な本発明は下記の利点を有する： （１）新規な構造はＣ型ＴＦＴよりも１工程少ないマス
キング工程を必要とする。
【００２３】（２）背面照明に対して、シールドはＢ型
ＴＦＴ構造と同様に漏れ電流発生を阻止し、Ａ型及びＢ
型ＴＦＴよりも良好な結果を与える。
ＴＦＴ構造と同様に漏れ電流発生を阻止し、Ａ型及びＢ
型ＴＦＴよりも良好な結果を与える。
【００２４】（３）非晶質ケイ素層１３の縁は絶縁層１
５によって覆われ、ドレン及びソース金属電極１６と直
接接触しない。それ故、負にバイアスをかけられたゲー
トによる暗条件下では、漏れ電流はＡ型構造及びＣ型構
造と同様に非常に小さい。
５によって覆われ、ドレン及びソース金属電極１６と直
接接触しない。それ故、負にバイアスをかけられたゲー
トによる暗条件下では、漏れ電流はＡ型構造及びＣ型構
造と同様に非常に小さい。
【００２５】（４）図７（ａ）に示すように、シグナル
線１７は絶縁層１５の層によってＩＴＯピクセル電極２
０から分離される。ＩＴＯ電極２０又はシグナル線１７
に製造欠陥がある場合には、図７（ｂ）に示すように、
絶縁層１５がこれらの２部分とディスプレイ中の欠陥と
の間の短絡を阻止する。（５）この製造方法と構造とを
用いたＴＦＴ ＬＣＤでは、アルミニウム金属とＩＴＯ
との間の接点の縁は、図８に示すように、絶縁層１５に
よって保護される。この場合には、アルミニウムのパタ
ーン化に用いるフォトレジストを除去するための塩基性
溶液によるＩＴＯの侵食はありえない。
線１７は絶縁層１５の層によってＩＴＯピクセル電極２
０から分離される。ＩＴＯ電極２０又はシグナル線１７
に製造欠陥がある場合には、図７（ｂ）に示すように、
絶縁層１５がこれらの２部分とディスプレイ中の欠陥と
の間の短絡を阻止する。（５）この製造方法と構造とを
用いたＴＦＴ ＬＣＤでは、アルミニウム金属とＩＴＯ
との間の接点の縁は、図８に示すように、絶縁層１５に
よって保護される。この場合には、アルミニウムのパタ
ーン化に用いるフォトレジストを除去するための塩基性
溶液によるＩＴＯの侵食はありえない。
【００２６】（６）シグナル線１７と走査線との間の交
差領域は窒化ケイ素層１２と絶縁層１５との２層によっ
て分離される。従って、これらの２線の間の短絡の可能
性は大きく減少する。
差領域は窒化ケイ素層１２と絶縁層１５との２層によっ
て分離される。従って、これらの２線の間の短絡の可能
性は大きく減少する。
【００２７】（７）ｎ＋ａ−Ｓｉ層１４とドレンーソー
ス電極１６との間の直接接触を除いて、ゲート電極とソ
ース電極１６との間の重複領域は２つの絶縁層（すなわ
ち、窒化ケイ素膜１２と絶縁層１５）によって分離され
る。この構造はゲート電極と、ドレン及びソース電極と
の間の短絡を阻止するのみでなく、漂遊キャパシタンス
をも減少させる。
ス電極１６との間の直接接触を除いて、ゲート電極とソ
ース電極１６との間の重複領域は２つの絶縁層（すなわ
ち、窒化ケイ素膜１２と絶縁層１５）によって分離され
る。この構造はゲート電極と、ドレン及びソース電極と
の間の短絡を阻止するのみでなく、漂遊キャパシタンス
をも減少させる。
【００２８】図８は高収率ＴＦＴを製造するための本発
明の第２実施態様を示す。製造工程は下記の通りであ
る： （ａ）透明電極１０上にゲート電極を付着させ、パター
ン化する工程。
明の第２実施態様を示す。製造工程は下記の通りであ
る： （ａ）透明電極１０上にゲート電極を付着させ、パター
ン化する工程。
【００２９】（ｂ）基板上に窒化ケイ素層１２、非晶質
ケイ素膜１３及び重度ドープト非晶質ケイ素膜１４を付
着させる工程。
ケイ素膜１３及び重度ドープト非晶質ケイ素膜１４を付
着させる工程。
【００３０】（ｃ）ＴＦＴ活性領域を除いて、通常のフ
ォトエッチング法を用いて重度ドープト非晶質ケイ素膜
１４と非晶質ケイ素膜１３とをエッチングする工程。
ォトエッチング法を用いて重度ドープト非晶質ケイ素膜
１４と非晶質ケイ素膜１３とをエッチングする工程。
【００３１】（ｄ）絶縁層１５を付着させる工程。
【００３２】（ｅ）インジウムースズ酸化物（ＩＴＯ）
等のような物質を用いて、ディスプレイ 領域に透明電
極２０を付着させる工程。
等のような物質を用いて、ディスプレイ 領域に透明電
極２０を付着させる工程。
【００３３】（ｆ）チャンネル領域とＴＦＴの接触領域
との上の絶縁層１５に窓を開ける。同時に、絶縁層１５
と窒化ケイ素膜１２とを通して、走査線１９のための接
触窓を開ける工程。
との上の絶縁層１５に窓を開ける。同時に、絶縁層１５
と窒化ケイ素膜１２とを通して、走査線１９のための接
触窓を開ける工程。
【００３４】（ｇ）金属ソース／ドレン電極を形成する
工程。
工程。
【００３５】（ｈ）ソースとドレン電極１６との間の重
度ドープト非晶質ケイ素１４をエッチングする工程。
度ドープト非晶質ケイ素１４をエッチングする工程。
【００３６】通常のＡ型ＴＦＴ、Ｂ型ＴＦＴ又はＣ型Ｔ
ＦＴに比べて、この第２実施態様は下記の利点を有す
る： （１）マスク数がＣ型よりも１つ少ない。
ＦＴに比べて、この第２実施態様は下記の利点を有す
る： （１）マスク数がＣ型よりも１つ少ない。
【００３７】（２）背面照明下で、Ｂ型ＴＦＴと同程度
に、又はＡ型ＴＦＴ若しくはＣ型ＴＦＴよりは、漏れ光
電流が存在しない。
に、又はＡ型ＴＦＴ若しくはＣ型ＴＦＴよりは、漏れ光
電流が存在しない。
【００３８】（３）非晶質ケイ素層１３の縁は絶縁層１
５によって覆われるために、この縁はソース及びドレン
電極の金属と直接接触しない。それ故、暗条件下では、
ゲートの高い負バイアスは、Ａ型構造及びＣ型構造と同
様に、非常に小さい漏れのみを生ずる。
５によって覆われるために、この縁はソース及びドレン
電極の金属と直接接触しない。それ故、暗条件下では、
ゲートの高い負バイアスは、Ａ型構造及びＣ型構造と同
様に、非常に小さい漏れのみを生ずる。
【００３９】（４）シグナル線１７と走査線との間の交
差領域は窒化ケイ素層１２と絶縁層１５との２層によっ
て分離される。従って、これらの２線の間の短絡の可能
性は大きく減少する。 （５）ｎ＋ａ−Ｓｉ層１４とソース／ドレン電極１６と
の直接接触を除いて、ゲート電極とソース／ドレン電極
とは２層の絶縁体（窒化ケイ素膜１２と絶縁層１５）に
よって分離される。この構造はソース／ドレン電極とゲ
ート電極との間の短絡を阻止するのみでなく、これらの
間の漂遊キャパシタンスをも減ずる。
差領域は窒化ケイ素層１２と絶縁層１５との２層によっ
て分離される。従って、これらの２線の間の短絡の可能
性は大きく減少する。 （５）ｎ＋ａ−Ｓｉ層１４とソース／ドレン電極１６と
の直接接触を除いて、ゲート電極とソース／ドレン電極
とは２層の絶縁体（窒化ケイ素膜１２と絶縁層１５）に
よって分離される。この構造はソース／ドレン電極とゲ
ート電極との間の短絡を阻止するのみでなく、これらの
間の漂遊キャパシタンスをも減ずる。
【００４０】（６）インジウムースズ酸化物の付着中
に、非晶質ケイ素活性領域は絶縁層１５によって保護さ
れる。従って、インジウムが活性領域を汚染することは
ありえない。
に、非晶質ケイ素活性領域は絶縁層１５によって保護さ
れる。従って、インジウムが活性領域を汚染することは
ありえない。
【００４１】上記説明では、非晶質ケイ素が主要半導体
であり、非晶質窒化ケイ素は絶縁材である。他の半導体
物質及び他の絶縁材も薄膜トランジスターに用いること
ができ、本発明の範囲内である。
であり、非晶質窒化ケイ素は絶縁材である。他の半導体
物質及び他の絶縁材も薄膜トランジスターに用いること
ができ、本発明の範囲内である。
【００４２】
【発明の効果】本発明によれば、背面照明による低い漏
れ光電流並びに負ゲートバイアス条件による低い暗漏れ
電流を有する活性マトリックス液晶ディスプレイのため
の薄膜トランジスター（ＴＦＴ）を構成することができ
る。
れ光電流並びに負ゲートバイアス条件による低い暗漏れ
電流を有する活性マトリックス液晶ディスプレイのため
の薄膜トランジスター（ＴＦＴ）を構成することができ
る。
【図面の簡単な説明】
【図１】通常の薄膜トランジスター：（ａ）Ａ型ＴＦ
Ｔ、（ｂ）Ｂ型ＴＦＴ、（ｃ）Ｃ型ＴＦＴの構造図。
Ｔ、（ｂ）Ｂ型ＴＦＴ、（ｃ）Ｃ型ＴＦＴの構造図。
【図２】ＴＦＴの平面図。
【図３】（ａ）は図２の切断ラインＡ−Ａ’に沿ったＬ
ＣＤマトリックス中の通常のＴＦＴの断面図。図（ｂ）
は図２の切断ラインＢ−Ｂ’に沿った断面図。
ＣＤマトリックス中の通常のＴＦＴの断面図。図（ｂ）
は図２の切断ラインＢ−Ｂ’に沿った断面図。
【図４】切断ラインＣ−Ｃ’に沿ったＬＣＤマトリック
ス中の通常のＴＦＴのＩＴＯとアルミニウムとの間の接
触縁の断面図。（ａ）は腐食のない正常な接触を示し、
（ｂ）は腐食現象を示す。
ス中の通常のＴＦＴのＩＴＯとアルミニウムとの間の接
触縁の断面図。（ａ）は腐食のない正常な接触を示し、
（ｂ）は腐食現象を示す。
【図５】本発明の第１実施態様の製造工程（ａ）−
（ｄ）図。
（ｄ）図。
【図６】本発明の第１実施態様の製造工程（ｅ）−
（ｈ）図。
（ｈ）図。
【図７】（ａ）は本発明に基づく図２の切断ラインＡ−
Ａ’に沿った断面図。（ｂ）は図２の切断ラインＢ−
Ｂ’に沿った断面図。
Ａ’に沿った断面図。（ｂ）は図２の切断ラインＢ−
Ｂ’に沿った断面図。
【図８】本発明に基づく図２の切断ラインＣ−Ｃ’に沿
った断面図。
った断面図。
【図９】本発明の第２実施態様の製造工程（ａ）−
（ｄ）図。
（ｄ）図。
【図１０】本発明の第２実施態様の製造工程（ｅ）−
（ｈ）図。
（ｈ）図。
１０． 透明な基板 １１． ゲート電極 １２． 窒化ケイ素 １３． 非晶質ケイ素膜 １４． 重度ドープトケイ素層 １５． 絶縁層 １６． ソース／ドレン電極 １７． シグナル線 １９． 走査線 ２０． ＩＴＯ電極
Claims (13)
- 【請求項１】 ゲート電極と、ソース、ドレン及びチャ
ンネル付き活性領域と、前記活性領域外の電界領域とを
有する薄膜電界効果トランジスター（ＴＦＴ）構造にお
いて、次の要素：絶縁性基板、 前記基板に付着した、前記活性領域より長いゲート電
極、 前記ゲート電極を覆う第１絶縁層、 前記第１絶縁層上に付着し、前記ゲート電極と共に配向
し、前記ゲート電極より短い長さまでパターン化され
た、前記ＴＦＴのための前記ソース、前記ドレン及び前
記チャンネルとして機能する半導体層、 重度にドープされ、前記ソースと前記ドレンとの接点を
形成するようにパターン化される第２半導体層、 第１絶縁層上に付着し、前記ソースと前記ドレンとの前
記接点の上面の一部を覆うようにパターン化される第２
絶縁層、及び前記ＴＦＴ上に付着し、ソースとドレンと
の前記接点の上面を通して前記ソースと前記ドレンとに
相互連絡するようにパターン化される金属層を含む構
造。 - 【請求項２】 前記基板が透明である請求項１記載のＴ
ＦＴ構造。 - 【請求項３】 前記第１半導体層が非晶質ケイ素（ａ−
Ｓｉ）である請求項１記載のＴＦＴ構造。 - 【請求項４】 前記第２半導体層が重度にドープされた
ａ−Ｓｉである請求項１記載のＴＦＴ構造。 - 【請求項５】 前記ゲート電極がＡｌ、Ｃｒ、Ｍｏ、Ｔ
ａ又は他の何らかの耐火性金属である請求項１記載のＴ
ＦＴ構造。 - 【請求項６】 前記第１絶縁層が窒化ケイ素又は酸化ケ
イ素である請求項１記載のＴＦＴ構造。 - 【請求項７】 前記第２絶縁層が窒化ケイ素又は酸化ケ
イ素である請求項１記載のＴＦＴ構造。 - 【請求項８】 透明な導電性層を前記活性領域外のディ
スプレイ領域において前記第１絶縁層と前記第２絶縁層
との間に付着させ、画像要素の電極として機能するよう
にパターン化し、前記第２絶縁層中の孔を介して上面の
前記金属相互連絡に接触させる請求項１記載のＴＦＴ構
造。 - 【請求項９】 透明な導電性層を前記活性領域外のディ
スプレイ領域において第２絶縁層上に付着させ、画像要
素の電極として機能するようにパターン化し、前記金属
相互連絡に接触させる請求項１記載のＴＦＴ構造。 - 【請求項１０】 ゲートと、ソース、ドレン及びチャン
ネル付き活性領域と、前記活性領域外の電界領域とを有
する活性マトリックス液晶ディスプレイのための薄膜ト
ランジスターの製造方法において、次の工程： （ａ）絶縁基板上に走査線とゲート電極とを形成する工
程； （ｂ）前記ゲートと前記基板との上にゲート絶縁層を付
着させる工程； （ｃ）前記ゲート絶縁層上に非ドープト半導体層を付着
させる工程； （ｄ）前記非ドープト半導体層上に重度ドープト半導体
層を付着させる工程； （ｅ）前記非ドープト半導体層と前記重度ドープト半導
体層とをエッチングして、前記活性領域を形成する工
程； （ｆ）前記マトリックス中の前記ＬＣＤのための透明な
電極を形成する工程； （ｇ）前記活性領域と前記電界領域との全体上に第２絶
縁層を付着させる工程； （ｈ）前記非ドープト半導体層の上にある前記第２絶縁
層部分をエッチングして、孔を介して前記透明電極に接
触させる工程； （ｉ）前記活性マトリックスＬＣＤと、前記ＴＦＴのソ
ース及びドレン電極とのためのシグナル線を形成する工
程；及び （ｊ）前記ＴＦＴの前記ドレンと前記ソースとの間に付
着した重度ドープト半導体をエッチングする工程 を含む方法。 - 【請求項１１】 前記第１絶縁層が窒化ケイ素、二酸化
ケイ素又は窒化ケイ素と二酸化ケイ素との混合物である
請求項１０記載のＴＦＴ製造方法。 - 【請求項１２】 前記第２絶縁層が窒化ケイ素、二酸化
ケイ素又は窒化ケイ素と二酸化ケイ素との混合物である
請求項１０記載のＴＦＴ製造方法。 - 【請求項１３】 ゲートと、ソース、ドレン及びチャン
ネル付き活性領域と、前記活性領域外の電界領域とを有
する活性マトリックス液晶ディスプレイのための薄膜ト
ランジスターの製造方法において、次の工程： （ａ）絶縁基板上に走査線とゲート電極とを形成する工
程； （ｂ）前記ゲートと前記基板との上にゲート絶縁層を付
着させる工程； （ｃ）前記ゲート絶縁層上に非ドープト半導体層を付着
させる工程； （ｄ）前記非ドープト半導体層上に重度ドープト半導体
層を付着させる工程； （ｅ）前記非ドープト半導体層と前記重度ドープト半導
体層とをエッチングして、前記活性領域を形成する工
程； （ｆ）前記基板全体上に第２絶縁層を付着させる工程； （ｇ）前記活性領域外のディスプレイ領域に前記ＬＣＤ
マトリックスのための透明な電極を形成する工程； （ｈ）前記活性マトリックスＬＣＤと、前記ＴＦＴのソ
ース及びドレン電極とのためのシグナル線を形成する工
程；及び （ｉ）前記ソースと前記ドレン電極との間の前記非ドー
プト半導体層の上にある前記第２絶縁層と前記重度ドー
プト半導体との部分をエッチングする工程 を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US005794 | 1993-01-19 | ||
| US08/005,794 US5355002A (en) | 1993-01-19 | 1993-01-19 | Structure of high yield thin film transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077155A true JPH077155A (ja) | 1995-01-10 |
Family
ID=21717790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11318493A Pending JPH077155A (ja) | 1993-01-19 | 1993-05-14 | 薄膜トランジスターの構造と製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5355002A (ja) |
| JP (1) | JPH077155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480816B1 (ko) * | 2001-12-29 | 2005-04-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493129A (en) * | 1988-06-29 | 1996-02-20 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
| JP3002099B2 (ja) * | 1994-10-13 | 2000-01-24 | 株式会社フロンテック | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| JP2938351B2 (ja) * | 1994-10-18 | 1999-08-23 | 株式会社フロンテック | 電界効果トランジスタ |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
| US5532180A (en) * | 1995-06-02 | 1996-07-02 | Ois Optical Imaging Systems, Inc. | Method of fabricating a TFT with reduced channel length |
| US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
| JPH09270519A (ja) * | 1996-03-31 | 1997-10-14 | Furontetsuku:Kk | 薄膜トランジスタの製造方法 |
| US6100951A (en) * | 1996-09-30 | 2000-08-08 | U.S. Philips Corporation | Thin-film switching elements for electronic devices and a method of manufacturing the same |
| GB9726094D0 (en) * | 1997-12-10 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
| TW415109B (en) * | 1999-04-01 | 2000-12-11 | Hannstar Display Corp | Structure and fabrication of thin-film transistor (TFT) array |
| KR100379684B1 (ko) * | 2001-04-20 | 2003-04-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 액정표시소자 제조방법 |
| KR101050351B1 (ko) * | 2004-09-24 | 2011-07-19 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP5243686B2 (ja) * | 2005-04-28 | 2013-07-24 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ |
| TWI345313B (en) * | 2005-09-05 | 2011-07-11 | Au Optronics Corp | Thin film transistor and method of manufacturing the same |
| US8357937B2 (en) * | 2006-12-19 | 2013-01-22 | Lg Display Co., Ltd. | Thin film transistor liquid crystal display device |
| KR20080057035A (ko) * | 2006-12-19 | 2008-06-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP5303119B2 (ja) * | 2007-06-05 | 2013-10-02 | 株式会社ジャパンディスプレイ | 半導体装置 |
| JP5527966B2 (ja) * | 2007-12-28 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| CN102646592B (zh) * | 2011-05-03 | 2014-12-03 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管器件及其制备方法 |
| WO2013057766A1 (ja) * | 2011-10-20 | 2013-04-25 | パナソニック株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| CN103107091B (zh) * | 2011-11-15 | 2016-06-22 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN102891106A (zh) * | 2012-10-19 | 2013-01-23 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124165A (ja) * | 1982-12-29 | 1984-07-18 | Matsushita Electric Ind Co Ltd | 絶縁ゲ−ト型トランジスタおよびその製造方法 |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
-
1993
- 1993-01-19 US US08/005,794 patent/US5355002A/en not_active Expired - Lifetime
- 1993-05-14 JP JP11318493A patent/JPH077155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480816B1 (ko) * | 2001-12-29 | 2005-04-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5355002A (en) | 1994-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077155A (ja) | 薄膜トランジスターの構造と製造方法 | |
| US6424389B1 (en) | Fabrication method of liquid crystal display device | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| US5327001A (en) | Thin film transistor array having single light shield layer over transistors and gate and drain lines | |
| US5828082A (en) | Thin film transistor having dual insulation layer with a window above gate electrode | |
| US6992364B2 (en) | Array substrate for use in LCD device and method of fabricating same | |
| US5346833A (en) | Simplified method of making active matrix liquid crystal display | |
| US6259119B1 (en) | Liquid crystal display and method of manufacturing the same | |
| US20090085038A1 (en) | Substrate for display device, manufacturing method for same and display device | |
| US6265249B1 (en) | Method of manufacturing thin film transistors | |
| US5721164A (en) | Method of manufacturing thin film transistors | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| KR20010051675A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US5614731A (en) | Thin-film transistor element having a structure promoting reduction of light-induced leakage current | |
| US5210045A (en) | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays | |
| KR930008238B1 (ko) | 박막트랜지스터 및 그것을 사용한 액정표시장치 | |
| US20010005596A1 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| KR100498543B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JPH09171196A (ja) | 液晶表示装置 | |
| US5148248A (en) | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays | |
| US6275278B1 (en) | Liquid crystal display device and method of making same | |
| JP3488649B2 (ja) | アクティブマトリクス基板 |