JPS5993489A - 縦／横パタ−ン変換方式 - Google Patents
縦／横パタ−ン変換方式Info
- Publication number
- JPS5993489A JPS5993489A JP57204154A JP20415482A JPS5993489A JP S5993489 A JPS5993489 A JP S5993489A JP 57204154 A JP57204154 A JP 57204154A JP 20415482 A JP20415482 A JP 20415482A JP S5993489 A JPS5993489 A JP S5993489A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- row
- bit
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ロウスキャン方式またはコラムスキャン方
式のパターンジェネレータ内のバター／を縦または横に
変換して、ディスプレイやプリントアウトの際に縦書き
と横書きとを任意に行なうことができるようにするため
の縦／横パターン変換方式に関するものである。従って
、一般的にはパターンジェネレータに関するものである
が、以下の説明では簡単のために、キャラクタジェネレ
ータについて説明する。
式のパターンジェネレータ内のバター／を縦または横に
変換して、ディスプレイやプリントアウトの際に縦書き
と横書きとを任意に行なうことができるようにするため
の縦／横パターン変換方式に関するものである。従って
、一般的にはパターンジェネレータに関するものである
が、以下の説明では簡単のために、キャラクタジェネレ
ータについて説明する。
第１図は、ロウスキャン方式のキャラクタジェネレータ
を示す図であり、同図のようなロウアドレスが与えられ
ると、そのアドレスに対応してロウスキャンされて９ビ
ツトのデータが読み出される。例えば、ロウアドレス（
Ａ４ ＊ Ａ３ ＋ Ａ２ ＋ ＡＩ ）＝（ｏ 、ｏ
、ｏ 、ｉ）に対しては、データ（０，。
を示す図であり、同図のようなロウアドレスが与えられ
ると、そのアドレスに対応してロウスキャンされて９ビ
ツトのデータが読み出される。例えば、ロウアドレス（
Ａ４ ＊ Ａ３ ＋ Ａ２ ＋ ＡＩ ）＝（ｏ 、ｏ
、ｏ 、ｉ）に対しては、データ（０，。
Ｏｓ 、Ｏｙ 、０６ 、ＯＩｌ、Ｏａ 、Ｏｓ 、Ｏ
ｓ 、Ｏ８） ＝ （０、０。
ｓ 、Ｏ８） ＝ （０、０。
０．１．０，０，１．０．０）が読み出される。
第２図は、コラムスキャン方式のキャラクタジェネレー
タを示す図であ）、同図のようがコラムアドレスが与え
られると、そのアドレスに対応してコラムスキャンされ
、９ビツトのデータが読み出される。例えば、コラムア
ドレス（Ａ４ 、Ａ３ 。
タを示す図であ）、同図のようがコラムアドレスが与え
られると、そのアドレスに対応してコラムスキャンされ
、９ビツトのデータが読み出される。例えば、コラムア
ドレス（Ａ４ 、Ａ３ 。
Ａｔ ＊ ＡＩ ） ＝（０＊ Ｏｒ １ ＋ Ｏ）
に対しては、データ（０，，０８，０７，０゜０８−
Ｏａ 、Ｏｎ 、Ｏｘ 、Ｃ）１）＝（１，１，１，１
，１，１，１，０，０）が読み出される。
に対しては、データ（０，，０８，０７，０゜０８−
Ｏａ 、Ｏｎ 、Ｏｘ 、Ｃ）１）＝（１，１，１，１
，１，１，１，０，０）が読み出される。
従来のディスプレイ装置やプリンタ装置等では、用途に
応じて上記の２のスキャン方式のキャラクタジェネレー
タ中一方を採用していた。しかし、縦書きと横書きの文
字の混在あるいは任意な変更を可能とするためには、一
方のスキャン方式によるキャラクタジェネレータでは対
応できない。
応じて上記の２のスキャン方式のキャラクタジェネレー
タ中一方を採用していた。しかし、縦書きと横書きの文
字の混在あるいは任意な変更を可能とするためには、一
方のスキャン方式によるキャラクタジェネレータでは対
応できない。
そこで、上記両方式のキャラクタジェネレータを用意し
、使い分けることも考えられるが、この手法は、アルフ
ァニューメリック、カナ文字等のようにキャラクタが少
ないシステムに適用できても、漢字パターンを用いるシ
ステムではキャラクタジェネレータの容量が莫大となっ
てし１うので採用できない。
、使い分けることも考えられるが、この手法は、アルフ
ァニューメリック、カナ文字等のようにキャラクタが少
ないシステムに適用できても、漢字パターンを用いるシ
ステムではキャラクタジェネレータの容量が莫大となっ
てし１うので採用できない。
このため、従来、第３図のキャラクタディスプレイ画面
１００に示すような表示を行う場合、例えば、第４図に
示すが如き回路によってこれを実現していた。
１００に示すような表示を行う場合、例えば、第４図に
示すが如き回路によってこれを実現していた。
つまシ、通常、キャラクタジェネレータ１内のデータは
、シフトレジスタ２へ並列出力されラッチされ、７フト
レジスタ２から行バッファ４へ並列出力される。これ；
で対し、文字の向きを変える場合、キャラクタジェネレ
ータ１内のデータはデータセレクタ３へ並列に出力され
、データセレクタ３にコラムアドレスが与えられて１ビ
ツトがセレクトされる。セレクトされた１ビツトのデー
タは、シフトレジスタ２へ出力される。次に、コラムア
ドレスとそのままとして、ロウアドレスを変えて、１肥
と同様の動作が７フトレジスタ２の段数回行なわれると
、コラム方向のデータがシント３− レジスタ２に揃う、このデータを行バッファ４へ並列に
出力する。１文字分のゲータを得るためには同様の動作
をコラムアドレスが一巡する迄繰シ返し行えば良い。
、シフトレジスタ２へ並列出力されラッチされ、７フト
レジスタ２から行バッファ４へ並列出力される。これ；
で対し、文字の向きを変える場合、キャラクタジェネレ
ータ１内のデータはデータセレクタ３へ並列に出力され
、データセレクタ３にコラムアドレスが与えられて１ビ
ツトがセレクトされる。セレクトされた１ビツトのデー
タは、シフトレジスタ２へ出力される。次に、コラムア
ドレスとそのままとして、ロウアドレスを変えて、１肥
と同様の動作が７フトレジスタ２の段数回行なわれると
、コラム方向のデータがシント３− レジスタ２に揃う、このデータを行バッファ４へ並列に
出力する。１文字分のゲータを得るためには同様の動作
をコラムアドレスが一巡する迄繰シ返し行えば良い。
しかしながら、このような手法では、複雑なタイミング
回路が必要であり、シかも、スキャン方式によりアクセ
スタイムが異なってしまう欠点があった。
回路が必要であり、シかも、スキャン方式によりアクセ
スタイムが異なってしまう欠点があった。
本発明は、上述のような従来の縦／横パターン変換方式
の欠点ＶＣ鑑みなされたもので、その目的は、一定のタ
イミングによって縦／横変換が可能であシ、かつ、高速
で変換可能な縦／横パターン変換方式を提供することで
ある。
の欠点ＶＣ鑑みなされたもので、その目的は、一定のタ
イミングによって縦／横変換が可能であシ、かつ、高速
で変換可能な縦／横パターン変換方式を提供することで
ある。
そこで、本発明では、ロウスキャン方式またはコラムス
キャン方式のパターンジェネレータと、このパターンジ
ェネレータの出力データを入力し１ビツトづつ出力する
データセレクタと、このデータセレクタの出力データを
一時保持する１ピッ４− ト入力・１ビツト出カメモリであるバッファと、外部よ
り与えられる２系統のアドレスをこのバッファのスライ
スアドレスとビットアドレスとに切換えるセレクタとこ
のピットアドレスを変換するアドレス変換回路とを具備
し、上記のパターンジェネレータのスキャン方式に対応
したアドレスを上記のパターンジェネレータと上記のセ
レクタとに与え、上記のスキャン方式と異なるスキャン
方式に対応したアドレスを上記のデータセレクタと上記
のセレクタとに与え、変換モードの選択信号を上記のセ
レクタと上記のアドレス変換回路とに与えるようにした
。
キャン方式のパターンジェネレータと、このパターンジ
ェネレータの出力データを入力し１ビツトづつ出力する
データセレクタと、このデータセレクタの出力データを
一時保持する１ピッ４− ト入力・１ビツト出カメモリであるバッファと、外部よ
り与えられる２系統のアドレスをこのバッファのスライ
スアドレスとビットアドレスとに切換えるセレクタとこ
のピットアドレスを変換するアドレス変換回路とを具備
し、上記のパターンジェネレータのスキャン方式に対応
したアドレスを上記のパターンジェネレータと上記のセ
レクタとに与え、上記のスキャン方式と異なるスキャン
方式に対応したアドレスを上記のデータセレクタと上記
のセレクタとに与え、変換モードの選択信号を上記のセ
レクタと上記のアドレス変換回路とに与えるようにした
。
以下、図面を参照して本発明の実施例を詳しく説明する
。 ゛ 第５図は、本発明の方式を採用した縦／横パターン変換
回路の例を示すブロック図である。同図において、１１
はキャラクタジェネレータを示す。
。 ゛ 第５図は、本発明の方式を採用した縦／横パターン変換
回路の例を示すブロック図である。同図において、１１
はキャラクタジェネレータを示す。
このキャラクタジェネレータ１１は、ロウスキャン方式
のものである。キャラクタコードとロウアドレスとが与
えられると、例えば、第１図で説明したパターンｒＡＪ
中のロウアドレスに対応した９ビツトのデータが、キャ
ラクタジェネレータ１１から読み出される。この並列な
データはデータセレクタ１３に一時格納される。このデ
ータセレクタ１３にコラムアドレスが与えられると、上
記の一時格納された並列なデータ中のコラムアドレスに
対応する１ビツトが出力される。この１ビツトのデータ
は、１ビツト入力１ピツト出カメモリである行バッファ
１４に一時格納される。ここで、行バッファ１４は、例
えば、１画面の１行に相当する文字を格納可能であるが
、行バッファ１４に代えて１画面分に相当する文字を格
納可能なシートバッファとすることも、１文字分のバッ
ファとすることも、用途によっては可能である。行バッ
ファ１４には、キャラクタアドレスが与えられ、１行中
の１キヤラクタが指定される。また、行バッファ１４に
は、スライスアドレス（スキャン方向のアドレス）と、
ビットアドレス（行バッファ１４を構成するメモリの縦
方向アドレス）とが与えられる。このアドレスは、セレ
クタ１５によって、上記のキャラクタジェネレータ１１
に与えられたロウアドレスと、上記のデータセレクタ１
３に与えられたコラムアドレスとが切換られたものであ
る。つまシ、セレクタ１５には、信号線１２を介して、
縦／横の選択信号が与えられ、この選択信号が「縦」を
示すときには、セレクタ１５は図の実線のように、ロウ
アドレスをスライスアドレスに、コラムアドレスをビッ
トアドレスに切換え、選択信号が「横」を示すときには
、セレクタ１５は図の破線のように、ロウアドレスをビ
ットアドレスに、コラムアドレスをスライスアドレスに
切換える。更に、セレクタ１５から出力されたアドレス
は、上記の選択信号が「縦」を示すときにアドレス変換
回路１６を単に通過させられ、選択信号が「横」を示す
ときにアドレス変換回路１６によりアドレス変換を受け
る。このアドレス変換は、キャラクタジェネレータ１１
で発生されるキャラクタのビットが第１図に示したよう
に９×９ビツトであるとすると、入力アドレスＸに対し
て〔９（ピッ） ） −ｘ＋１ ）なる変換である。
のものである。キャラクタコードとロウアドレスとが与
えられると、例えば、第１図で説明したパターンｒＡＪ
中のロウアドレスに対応した９ビツトのデータが、キャ
ラクタジェネレータ１１から読み出される。この並列な
データはデータセレクタ１３に一時格納される。このデ
ータセレクタ１３にコラムアドレスが与えられると、上
記の一時格納された並列なデータ中のコラムアドレスに
対応する１ビツトが出力される。この１ビツトのデータ
は、１ビツト入力１ピツト出カメモリである行バッファ
１４に一時格納される。ここで、行バッファ１４は、例
えば、１画面の１行に相当する文字を格納可能であるが
、行バッファ１４に代えて１画面分に相当する文字を格
納可能なシートバッファとすることも、１文字分のバッ
ファとすることも、用途によっては可能である。行バッ
ファ１４には、キャラクタアドレスが与えられ、１行中
の１キヤラクタが指定される。また、行バッファ１４に
は、スライスアドレス（スキャン方向のアドレス）と、
ビットアドレス（行バッファ１４を構成するメモリの縦
方向アドレス）とが与えられる。このアドレスは、セレ
クタ１５によって、上記のキャラクタジェネレータ１１
に与えられたロウアドレスと、上記のデータセレクタ１
３に与えられたコラムアドレスとが切換られたものであ
る。つまシ、セレクタ１５には、信号線１２を介して、
縦／横の選択信号が与えられ、この選択信号が「縦」を
示すときには、セレクタ１５は図の実線のように、ロウ
アドレスをスライスアドレスに、コラムアドレスをビッ
トアドレスに切換え、選択信号が「横」を示すときには
、セレクタ１５は図の破線のように、ロウアドレスをビ
ットアドレスに、コラムアドレスをスライスアドレスに
切換える。更に、セレクタ１５から出力されたアドレス
は、上記の選択信号が「縦」を示すときにアドレス変換
回路１６を単に通過させられ、選択信号が「横」を示す
ときにアドレス変換回路１６によりアドレス変換を受け
る。このアドレス変換は、キャラクタジェネレータ１１
で発生されるキャラクタのビットが第１図に示したよう
に９×９ビツトであるとすると、入力アドレスＸに対し
て〔９（ピッ） ） −ｘ＋１ ）なる変換である。
以上のように構成された回路において、例えば、第１図
のようなキャラクタパターンをそのまま行バッファ１４
に格納する場合について説明する。
のようなキャラクタパターンをそのまま行バッファ１４
に格納する場合について説明する。
先ず、キャラクタジェネレータ１１にロウアドレス（ｏ
、ｏ、０．０）を与え、データセレクタ１３に最左側に
対応するコラムアドレスを与え、セレクタ１５Ｋ「縦」
を示す選択信号を４える。すると、データセレクタ１３
には、キャラクタｒＡＪの第１行目に対応するデータ（
０，０，Ｏ，０，１，１゜０．０．０）が一時格納され
、この内の最左列のデータ（０）が行バッファ１４に出
力される。このとき、行バッファ１４には、ロウアドレ
スがスライスアドレスとして、コラムアドレスがビット
アドレスとして与えられているから、上記データ（０）
は、行バッファ１４の第１スライスの第１ビツトに格納
される。次に、ロウアドレスは更新せずに、コラムアド
レスを更新すると、キャラクタｒＡＪの第１行目に対応
するデータ（０，０，０，０゜１．１．０，０．０）が
データセレクタ１３に一時格納されているとき、この内
在列から２番目のデー９−
−一一一タ（０）が行バッファ１４に出
力される。そして、行バッファ１４の第１スライスの第
２ビツトに上記データ（０）が格納される。以下、コラ
ムアドレスが順次更新され、キャラクタｒＡＪの第１行
目に対応するデータ全てが上記と同様の動作によシ、行
バッファ１４へ格納され終ると、ロウアドレスが更新さ
れ、コラムアドレスは再びデータセレクタ１３中の最左
列のデータを指定するように戻される。
、ｏ、０．０）を与え、データセレクタ１３に最左側に
対応するコラムアドレスを与え、セレクタ１５Ｋ「縦」
を示す選択信号を４える。すると、データセレクタ１３
には、キャラクタｒＡＪの第１行目に対応するデータ（
０，０，Ｏ，０，１，１゜０．０．０）が一時格納され
、この内の最左列のデータ（０）が行バッファ１４に出
力される。このとき、行バッファ１４には、ロウアドレ
スがスライスアドレスとして、コラムアドレスがビット
アドレスとして与えられているから、上記データ（０）
は、行バッファ１４の第１スライスの第１ビツトに格納
される。次に、ロウアドレスは更新せずに、コラムアド
レスを更新すると、キャラクタｒＡＪの第１行目に対応
するデータ（０，０，０，０゜１．１．０，０．０）が
データセレクタ１３に一時格納されているとき、この内
在列から２番目のデー９−
−一一一タ（０）が行バッファ１４に出
力される。そして、行バッファ１４の第１スライスの第
２ビツトに上記データ（０）が格納される。以下、コラ
ムアドレスが順次更新され、キャラクタｒＡＪの第１行
目に対応するデータ全てが上記と同様の動作によシ、行
バッファ１４へ格納され終ると、ロウアドレスが更新さ
れ、コラムアドレスは再びデータセレクタ１３中の最左
列のデータを指定するように戻される。
この後、ロウアドレスは変更せずに、コラムアドレスを
キャラクタｒＡＪの第９列目に対応するアドレスまで順
次更新し、ここで、ロウアドレスを更新し、コラムアド
レスをデータセレクタ１３中の最左列のデータを指定す
るように戻す。以下、同様にして（ロウアドレス）回キ
ャラクタジェネレータ１１から読み出しを行ない、行バ
ッファ１４への書き込みを行う。これによって、キャラ
クタｒＡＪは行バッファ１４に格納される。次には、キ
ャラクタコードとキャラクタアドレスとを変更して同様
の動作が行なわれる。
キャラクタｒＡＪの第９列目に対応するアドレスまで順
次更新し、ここで、ロウアドレスを更新し、コラムアド
レスをデータセレクタ１３中の最左列のデータを指定す
るように戻す。以下、同様にして（ロウアドレス）回キ
ャラクタジェネレータ１１から読み出しを行ない、行バ
ッファ１４への書き込みを行う。これによって、キャラ
クタｒＡＪは行バッファ１４に格納される。次には、キ
ャラクタコードとキャラクタアドレスとを変更して同様
の動作が行なわれる。
次に、第１図のようなキャラクタパターンを右１０−
へ９０°回転したように、行バッファ１４へ格納する場
合−縦／横変換する場合−を説明する。
合−縦／横変換する場合−を説明する。
先ず、キャラクタジェネレータ１１にロウアドレス（０
，０，，０，０）を与え、データセレクタ１３に最左列
に対応するコラムアドレスを与え、セレクタ１５とアド
レス変換回路１６とに「横」を示す選択信号を与える。
，０，，０，０）を与え、データセレクタ１３に最左列
に対応するコラムアドレスを与え、セレクタ１５とアド
レス変換回路１６とに「横」を示す選択信号を与える。
すると、データセレクタ１３には、キャラクタｒＡＪの
第１行目に対応するデータ（０゜０．０，０，１．１，
０．０．０）が一時格納され、この内最左列のデータ（
０）が行バッファ１４に出力される。このとき、行バッ
ファ１４には、コラムアドレスがスライスアドレスとし
て、ロウアドレスがアドレス変換回路１６によυ変換さ
れたアドレスがビットアドレスとして与えられるから、
上記データ（０）は第１スライスの第９ビツトに第６図
（イ）のように格納される。次に、ロウアドレスは更新
せずに、コラムアドレスを更新すると、第６図（ロ）の
ように、キャラクタｒＡＪの第１行目に対応するデータ
（０，Ｏ，Ｏ，０，１，１，０゜０．０）がデータセレ
クタ１３に格納されているときに、この内最左列から第
２番目のデータ（０）が行バッファ１４に出力される。
第１行目に対応するデータ（０゜０．０，０，１．１，
０．０．０）が一時格納され、この内最左列のデータ（
０）が行バッファ１４に出力される。このとき、行バッ
ファ１４には、コラムアドレスがスライスアドレスとし
て、ロウアドレスがアドレス変換回路１６によυ変換さ
れたアドレスがビットアドレスとして与えられるから、
上記データ（０）は第１スライスの第９ビツトに第６図
（イ）のように格納される。次に、ロウアドレスは更新
せずに、コラムアドレスを更新すると、第６図（ロ）の
ように、キャラクタｒＡＪの第１行目に対応するデータ
（０，Ｏ，Ｏ，０，１，１，０゜０．０）がデータセレ
クタ１３に格納されているときに、この内最左列から第
２番目のデータ（０）が行バッファ１４に出力される。
このとき、スライスアドレスは第２スライス、ビットア
ドレスは第９ビツトを示しているので、第６図（ロ）の
ように行バツフア１４ヘデータ（０）が格納される訳で
ある。
ドレスは第９ビツトを示しているので、第６図（ロ）の
ように行バツフア１４ヘデータ（０）が格納される訳で
ある。
以下、コラムアドレスが順次更新され、キャラクタｒＡ
Ｊの第１行目に対応する全データについて、上記と同様
の動作により、行バッファ１４へのデータの格納が終了
すると、ロウアドレスが更新され、コラムアドレスは再
びデータセレクタ１３の最左列のデータを指示するよう
に戻される。この後、ロウアドレスを変更せずに、コラ
ムアドレスをキャラクタｒＡＪの第２行目の最左列に対
応するアドレスから第９列目に対応するアドレスまで順
次更新し、ここでロウアドレスを更新し、コラムアドレ
スをデータセレクタ１３の最左列のデータを指示するよ
うに戻す。以下、同様にして、最終的に（ロウアドレス
）回、キャラクタジェネレータ１１かう読み出しが行な
われ、（ロウアドレス）×（コラムアドレス）回行バッ
ファ１４へ第６図（ロ）の破線のような順番で書き込み
が行々われる。次には、キャラクタコードとキャラｒり
ａアノドレスとが変更され、同様の動作が行なわれる。
Ｊの第１行目に対応する全データについて、上記と同様
の動作により、行バッファ１４へのデータの格納が終了
すると、ロウアドレスが更新され、コラムアドレスは再
びデータセレクタ１３の最左列のデータを指示するよう
に戻される。この後、ロウアドレスを変更せずに、コラ
ムアドレスをキャラクタｒＡＪの第２行目の最左列に対
応するアドレスから第９列目に対応するアドレスまで順
次更新し、ここでロウアドレスを更新し、コラムアドレ
スをデータセレクタ１３の最左列のデータを指示するよ
うに戻す。以下、同様にして、最終的に（ロウアドレス
）回、キャラクタジェネレータ１１かう読み出しが行な
われ、（ロウアドレス）×（コラムアドレス）回行バッ
ファ１４へ第６図（ロ）の破線のような順番で書き込み
が行々われる。次には、キャラクタコードとキャラｒり
ａアノドレスとが変更され、同様の動作が行なわれる。
また、第３図のように、縦パターンと横パターンとを混
在させたいときは、信号線１２から出力する選択信号を
適当に「縦ハ 「横」に切換えれば良い。
在させたいときは、信号線１２から出力する選択信号を
適当に「縦ハ 「横」に切換えれば良い。
次に、行バッファ１４からデータを読み出す場合につい
て説明する。第５図の例では、行バッファ１４は、キャ
ラクタアドレスと、スライスアドレスと、ビットアドレ
スによって、１ビツト入力１ビツト出力するメモリであ
るから、これらのアドレスをセレクタ１５、アドレス変
換回路１６を介さずに直接与え、行バツフア１４内のデ
ータをシリアルに１ビツトづつ読み出すようにする。
て説明する。第５図の例では、行バッファ１４は、キャ
ラクタアドレスと、スライスアドレスと、ビットアドレ
スによって、１ビツト入力１ビツト出力するメモリであ
るから、これらのアドレスをセレクタ１５、アドレス変
換回路１６を介さずに直接与え、行バツフア１４内のデ
ータをシリアルに１ビツトづつ読み出すようにする。
また、行バッファ１４′を、１ビツト入力１ビツト出力
のメモリの集合体として第７図のように構成することも
可能である。この場合、スライスアドレスは、そのまま
スライスアドレスとして働くが、キャラクタアドレスと
ビットアドレスとはアドレス変換回路１６′からチップ
セレクト信号として与えられる。即ち、書き込み時には
、チップセレクト信号σ訂、ｖ斗、−−−、西 中の１
個の信号のみがアクティブとされ、第４図に示した行バ
ツフア１４０ビツトアドレスの働きがなされ、読み出し
時には、チップセレクト信号Ｃ田、σＳ３＋−−−＋Ｑ
中の例えば９個づつがアクティブとされ、並列に９
ビツトの出力がなされる。
のメモリの集合体として第７図のように構成することも
可能である。この場合、スライスアドレスは、そのまま
スライスアドレスとして働くが、キャラクタアドレスと
ビットアドレスとはアドレス変換回路１６′からチップ
セレクト信号として与えられる。即ち、書き込み時には
、チップセレクト信号σ訂、ｖ斗、−−−、西 中の１
個の信号のみがアクティブとされ、第４図に示した行バ
ツフア１４０ビツトアドレスの働きがなされ、読み出し
時には、チップセレクト信号Ｃ田、σＳ３＋−−−＋Ｑ
中の例えば９個づつがアクティブとされ、並列に９
ビツトの出力がなされる。
従って、第５図の一点鎖線Ａで区切ってモジエールを構
成すれば、各モジュールに対するアクセスは並列に行な
われモジエールへのアクセスタイムが短くできる。また
、一点鎖線Ｂで区切ってモジュールを構成すれば、各モ
ジュールへはシリアルなデータが送出されることになる
のでインタフェースを簡素化できる。
成すれば、各モジュールに対するアクセスは並列に行な
われモジエールへのアクセスタイムが短くできる。また
、一点鎖線Ｂで区切ってモジュールを構成すれば、各モ
ジュールへはシリアルなデータが送出されることになる
のでインタフェースを簡素化できる。
また、以上の説明においては、キャラクタジェネレータ
をロウスキャン方式のものとして説明したが、コラムス
キャン方式のものでも良い。
をロウスキャン方式のものとして説明したが、コラムス
キャン方式のものでも良い。
更に、キャラクタジェネレータを複数のモジエールが利
用するようなシステムにおいても１本発１４− 明は有効である。また、行バッファ１４への書き込みの
タイミング、読み出しのタイミングは異なる。
用するようなシステムにおいても１本発１４− 明は有効である。また、行バッファ１４への書き込みの
タイミング、読み出しのタイミングは異なる。
以上説明したように、本発明によれば、キャラクタジェ
ネレータと行バッファに対するアクセス回数は全体で（
ロウアドレス）×（コラムアドレス）回であり、従来の
方式と変らないのであるが、キャラクタジェネレータが
ＲＯＭであるのに対し行バッファはＲＡＭであシ高速で
あることから、行バッファをよシ多くアクセスする（キ
ャラクタジェネレータのアクセス回数がロウアドレス回
となシ、従来より少ない）本方式によれば、結果的に高
速なアクセスを行うことができる。しかも、キャラクタ
ジェネレータのアクセス回数が減少する本方式によれば
、キャラクタジェネレータをマルチアクセスするシステ
ムでは、極めて効率よくキャラクタジェネレータを使用
できる。もちろん、キャラクタジェネレータがコラムス
キャン方式の場合も同様の効果を得ることが可能である
。
ネレータと行バッファに対するアクセス回数は全体で（
ロウアドレス）×（コラムアドレス）回であり、従来の
方式と変らないのであるが、キャラクタジェネレータが
ＲＯＭであるのに対し行バッファはＲＡＭであシ高速で
あることから、行バッファをよシ多くアクセスする（キ
ャラクタジェネレータのアクセス回数がロウアドレス回
となシ、従来より少ない）本方式によれば、結果的に高
速なアクセスを行うことができる。しかも、キャラクタ
ジェネレータのアクセス回数が減少する本方式によれば
、キャラクタジェネレータをマルチアクセスするシステ
ムでは、極めて効率よくキャラクタジェネレータを使用
できる。もちろん、キャラクタジェネレータがコラムス
キャン方式の場合も同様の効果を得ることが可能である
。
しかも、ロウスキャン表示用にデータを行バッファへ格
納する場合も、コラムスキャン表示用にデータを行バッ
ファへ格納する場合にも、各アドレスを出力・保持等す
るタイミングは一定であり、複雑な制御回路は不要であ
る。
納する場合も、コラムスキャン表示用にデータを行バッ
ファへ格納する場合にも、各アドレスを出力・保持等す
るタイミングは一定であり、複雑な制御回路は不要であ
る。
また、行バッファを並列出力用、あるいは、直列出力用
とした場合でも、本発明は有効であシ、様々なシステム
を構成できる。
とした場合でも、本発明は有効であシ、様々なシステム
を構成できる。
第１図はロウスキャン方式のキャラクタジェネレータを
示す図、第２図はコラムスキャン方式のキャラクタジェ
ネレータを示す図、第３図は縦書き文字と横書き文字と
の混在した画面を示す図、第４図は従来方式による縦／
横パターン変換回路のブロック図、第５図は本発明方式
による縦／横パターン変換回路のブロック図、第６図は
第５図の回路により縦／横変換されて行バッファへ格納
されたパターンを示す図、第７図は行バッファの他の例
を示すブロック図。 １１・・・キャラクタジェネレータ １３・・・データセレクタ １５− １４ 、１４’・・行バッファ １５・・・セレクタ １６ 、１６’・・アドレス変換回路 代理人 弁理士 本 １） 崇１７− １６− 第１図 第２図
示す図、第２図はコラムスキャン方式のキャラクタジェ
ネレータを示す図、第３図は縦書き文字と横書き文字と
の混在した画面を示す図、第４図は従来方式による縦／
横パターン変換回路のブロック図、第５図は本発明方式
による縦／横パターン変換回路のブロック図、第６図は
第５図の回路により縦／横変換されて行バッファへ格納
されたパターンを示す図、第７図は行バッファの他の例
を示すブロック図。 １１・・・キャラクタジェネレータ １３・・・データセレクタ １５− １４ 、１４’・・行バッファ １５・・・セレクタ １６ 、１６’・・アドレス変換回路 代理人 弁理士 本 １） 崇１７− １６− 第１図 第２図
Claims (2)
- （１） ロウスキャン方式またはコラムスキャン方式の
パターンジェネレータと、該パターンジェネレータの出
力データを入力し１ビツトづつ出力するデータセレクタ
と、該データセレクタの出力データを一時保持する１ビ
ツト入力・１ビツト出カメモリであるバッファと、外部
よシ与えられる２系統のアドレスを該バッファのスライ
スアドレスとビットアドレスとに切換えるセレクタとを
具備し、前記パターンジェネレータのスキャン方式に対
応したアドレスを前記パターンジェネレータと前記セレ
クタとに与え、前記スキャン方式と異なるスキャン方式
に対応したアドレスを前記データセレクタと前記セレク
タとに与え、変換モードの選択信号を与えることを特徴
とする縦／横パターン変換方式。 - （２）行バッファは、１ビツト入力１ビツト出力のメモ
リの集合体であることを特徴とする特許請求の範囲第（
１）項記載の縦／横パターン変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57204154A JPS5993489A (ja) | 1982-11-19 | 1982-11-19 | 縦／横パタ−ン変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57204154A JPS5993489A (ja) | 1982-11-19 | 1982-11-19 | 縦／横パタ−ン変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5993489A true JPS5993489A (ja) | 1984-05-29 |
Family
ID=16485723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57204154A Pending JPS5993489A (ja) | 1982-11-19 | 1982-11-19 | 縦／横パタ−ン変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5993489A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103189A (ja) * | 1984-10-26 | 1986-05-21 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ転送方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55161275A (en) * | 1979-06-01 | 1980-12-15 | Casio Computer Co Ltd | Data converter |
| JPS57147683A (en) * | 1981-03-06 | 1982-09-11 | Ricoh Kk | Character generator |
-
1982
- 1982-11-19 JP JP57204154A patent/JPS5993489A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55161275A (en) * | 1979-06-01 | 1980-12-15 | Casio Computer Co Ltd | Data converter |
| JPS57147683A (en) * | 1981-03-06 | 1982-09-11 | Ricoh Kk | Character generator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103189A (ja) * | 1984-10-26 | 1986-05-21 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4660181A (en) | Memory system | |
| US4075620A (en) | Video display system | |
| EP0574199B1 (en) | Method and apparatus for image data conversion in a printer | |
| US4879666A (en) | Information output device having data buffer for performing both character positioning and character expansion/compression | |
| GB2066527A (en) | Information processor with facilities for correcting data in a data store | |
| JPS5993489A (ja) | 縦／横パタ−ン変換方式 | |
| JPS613193A (ja) | 画像メモリの書込み／読出し変換方式 | |
| JP2502530B2 (ja) | 印字装置 | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JPH028335B2 (ja) | ||
| JPS58205187A (ja) | メモリ装置 | |
| JPS5853338B2 (ja) | ドツト・トパタ−ン出力方式 | |
| SU849195A1 (ru) | Устройство дл преобразовани информацииВ ВидЕОСигНАл | |
| JP2837461B2 (ja) | 外字メモリのアクセス方法 | |
| JPS58219639A (ja) | 画像処理用バツフアメモリ装置 | |
| KR890001867B1 (ko) | 문자 이미지 변환 방법 및 장치 | |
| JPH0544698B2 (ja) | ||
| JP2546247B2 (ja) | 文字拡大縮小回路 | |
| JPH079572B2 (ja) | パタ−ンデ−タの縦横変換装置 | |
| JPH07271966A (ja) | データ記憶方法並びにこれを用いたスクロール方法及びデータ出力方法 | |
| JPS61183690A (ja) | 画像デイスプレイ装置 | |
| JPH0821076B2 (ja) | 画像データ制御装置 | |
| JPS6365487A (ja) | 文字パタ−ン合成装置 | |
| JPS60142394A (ja) | ロウ・カラム変換方式 | |
| JPS58158687A (ja) | 情報出力制御装置 |