JPS5989020A

JPS5989020A - 合成・分配回路

Info

Publication number: JPS5989020A
Application number: JP19772482A
Authority: JP
Inventors: Fuminori Ishizuka; 文則石塚; Hideo Makishima; 巻島　秀男; Takayuki Sugata; 孝之菅田; Masayoshi Aikawa; 正義相川
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1982-11-12
Filing date: 1982-11-12
Publication date: 1984-05-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発−明り、マイクロ波、準ミリ波等の高周波信号を合
成または分配するための合成・分配回路に関する。

一般に、マイクロ波、準ミリ波等の高周波信号の合盛ま
たは分配には、ウィルキンソン形回路が広く用いられて
いる。しかし、この回路は、信号波長λの１／４の長さ
の伝送線を使用しているため小形化することが困難であ
るという欠点がある。

特に、平面上で多分岐の回路を構成するためには、λ／
４長の線路を多数使用しなければならないから、小形化
はさらに困難となる。変成器やフェライトを使用して集
中定数回路で構成された合成・分配回路も知られている
。しかし、変成器はマイクロ波以上の周波数では良好な
特性を得ることが困難である。また、いずれも平面回路
上に構成することが困難であり、特にモノリシックＩＣ
上に構成することはできない。

本発明の目的は、上述の従来の欠点を解決し、集中定数
回路によって構成され小形化に有利で、ハイブリッドお
よびモノリシック形式のマイクロ波集積回路に適した構
成の合成・分配回路を提供することにある。

本発明の合成・分配回路は、第１のコンデンサと第１お
よび第２のインダクタの一端をそれぞれ第１〜第３の端
子に接続し、それぞれの他端を共通に接続して、前記第
２．第３の端子間に抵抗および第２のコンデンサの並列
接続回路を接続したことを特徴とする。

なお、上記第１のコンデンサと第１の端子間にインピー
ダンス整合回路を挿入すれば、任意の入出力インピーダ
ンスに整合可能である。

次に、本発明について、図面を参照して詳細に説明する
。

第１図は、本発明の一実施例を示す回路図である。分配
回路と合成回路とは、入出力関係が逆になるだけであっ
て、基本的には同一の回路を使用することができるので
、分配回路として使用した場合について説明する。すな
わち、第１の端子３（この場合は入力端子である）と、
第２．第３の端子４．４’（この場合は出方端子である
）には、それぞれ第１のコンデンサ６、第１および第２
のインダ・フタ８，８′の一端を接続し、これらの他端
は共通に接続する。そして、第２．第３の端子４゜４′
間には第２のコンデンサ７と抵抗９の並列接続回路を接
続する。上述の第１．第２のコンデンサ６．７．第１．
第２のインダクタ８．８’、抵抗９と第１〜第３の端子
３．４．４・を含んで采実施例の合成・分配回路５を構
成する。端子３　、４　、４’ノ負荷抵抗１　、２　、
２’のインピーダンス値がツレぞれ几／２　　、　Ｒ、
Ｒ，である場合は、第１．第２のコンデンサ６，７の容
量値ｃ、　、　ｃ、　、、言１．第２のインダクタ８．
８′のインダクタンスＱｋＬｌ／ｚ、抵抗９の抵抗値Ｒ
Ｉは次式により決定されろ。

几、＝２几　　　　　　　　　　　　　・・・（１）ω
二り、Ｃ，＝　　１　　　　　　　　　　　　　　・・
・（２）ω飄Ｃ３＝４　　　　　　　　　・・・（３）
ただしω。は対象とする高周波信号の角周波数である。

上述の設定により、端子３から見た分配回路−５の入カ
イ〈ピーダンスは几／２であす、端子４．４’の出力イ
ンピーダンスはいずれも周波数ｆｏ（＝ωＯ／２π）に
おいてｉｔとなる。また、第２図に示すように、第３の
端子４′から電圧源１ｏを印加した場合、第２の端子４
には電圧を生じない。従って、周波数ｆ。において、入
出力インピーダンスの整合が保たれ、同時に第３の端子
４′から反射入力した反射電力は抵抗９で吸収されて第
２の端子４にヲヨ現われない。同様に第２の端子４から
の反射入力も第３の端子４′には現われない。換芭すれ
ば、第２および第３の端子４，４′間はアイソレーショ
ンが保たれている。また、第１の端子３から入力した信
号は、第１のコンデンサ６を通った後、電力の半分が第
１のインダクタ８を通り、残りの半分は第２のインダク
タ８′を通ってそれぞれ第２．第３の端子４，４′に現
われる。これは、第１のコンデンサ６から第１および第
２のインダクタ８，８′に分岐するインし°−ダンスが
等しいためである。

すなわち、人力＋を力は、第２．第３端子４，４′に２
分して出力される。なお、第２．第３の端子４゜４′の
電圧は同相であるから、第２のコンデンサ７および抵抗
９には電流が流れない。すなわち、第２のコンデンサ７
、抵抗９は、分配された２つの出力信号に対しては何ら
影響を与えない。

第３図は、本発明の他の実施例を示す回路図であり、入
出力インピーダンスをずべてＲとした場合を示す。この
場合は、第１の端子３と第１のコンデンサ６との間に、
コンデンサ１２とインダクタ１３から成るインピーダン
ス整合回路を挿入したこと以外は、第１図に示した前述
の実施例と同様であり、同一の参照数字は同一の構成要
素を示す。この場合、コンデンサ１２の容量値Ｃ６およ
びインダクタ１３のインダクタンス値り。は、次式によ
り設定される。

ω。几Ｃ６＝１　　　　　　　　　　　・・・（４）６
１０　Ｌ０＝　Ｒ／　２　　　　　　　　　・’・（５
）Ｃｏ、Ｌｏの設定変更によって、任意の入力インピー
ダンスに整合させることも可能である。

−例として、入出力インピーダンス５０オーム、周波数
１０キロヘルツの合成・分配回路は、ｃｏ＝０、３２ｐ
Ｆ　、Ｌ６＝　０．４ｎＨ，Ｃ，＝　１．６ｐＦ　、Ｃ
２＝　０．４ｐＦ’　。

Ｉｇ／２＝０．３２　ｎＨ，ｅｈｋｌ、、　＝１００オ
ームに設定すれば良い。

本実施例の分配回路はそのまま合成回路とじても使用で
きる。また、複数個直列に縦続接続して使用することは
勿論可能であり、また、上述の各回路素子を複数の回路
素子で置換することは何等差支えない。

以上のように、本つ゛へ明においては、合成・分配回路
を集中定数回路によつ゛〔構成したから、使用周波数の
如何にかかわらず小形に形成できる効果がある。また、
特別な回路素子を必要とせず、製作に当って、特殊な材
料、特殊な工程は不要であり、容易に、ハイブリッド集
積回路化およびモノリシック集積回路化することが可能
である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、２（’、　２
図は上記実施１＋＋１の出力端子間のアイソレーション
を説明するための図、第３図は本発明の他の実施列を示
す回路図である。図において、１　、２　、２’・・・負荀抵抗、３・・
・；ｒ、　ｔの端子、４・・・第２の端子、４′・・・
第３の端子、５・・・合成・分配回路、６・・・第１の
コンデンサ、７・・・第２のコンデンサ、８・・・第１
のインダクタ、８′・・・第２のインダクタ、９・・・
抵抗、１０・・・電圧源、１２・・・コンデンサ、１３
・・・インダクタ。出願人　日本電信′１Ｂ話公社代理人　弁理士　住　１）俊　宗第１図第２図第３図６

Claims

【特許請求の範囲】

（１）第１のコンデンサと第１および第２のインダクタ
の一端をそれぞれ８１）１〜第３の端子に接続し、それ
ぞれの他端を共通に接続して、前記第２．第３の端子間
に抵抗および第２のコンデンサの並列接続回路を接続し
たことを特徴とする合成・分配回路。、（２）　　１ｌｆｉ’ｒ請求の範囲第１項記載の合成
・分配回路において、前記第１のコンデンサはインピー
ダンス整合回路を介して前記第１の端子に接続されたこ
とを特徴とするもの。