JPS5988860A - 金属リ−ドへの金属突起物形成方法 - Google Patents

金属リ−ドへの金属突起物形成方法

Info

Publication number
JPS5988860A
JPS5988860A JP57199203A JP19920382A JPS5988860A JP S5988860 A JPS5988860 A JP S5988860A JP 57199203 A JP57199203 A JP 57199203A JP 19920382 A JP19920382 A JP 19920382A JP S5988860 A JPS5988860 A JP S5988860A
Authority
JP
Japan
Prior art keywords
metal
metallic
substrate
protrusion
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57199203A
Other languages
English (en)
Other versions
JPH0214779B2 (ja
Inventor
Kenzo Hatada
畑田 賢造
Isamu Kitahiro
北広 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57199203A priority Critical patent/JPS5988860A/ja
Publication of JPS5988860A publication Critical patent/JPS5988860A/ja
Publication of JPH0214779B2 publication Critical patent/JPH0214779B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子上の電極と外部リー ドとを接合す
る場合の金属リードへの金属突起物形成力法に191す
るものである。
従来例の構成とその問題点 近年、IC,LSI等の半導体素子−し1、各(Φの家
庭電化製品、産業用機器の分@f、、\導入されている
これら家庭電化製品、産業用機器は省a源化、?7電力
化のためにあるいは利用範囲を拡大させる/ζめに、小
型化、薄型化のいわゆるポータプル化が促進されてきて
いる。
半導体素子においてもポータプル化に7・1応するため
に、パノゲージンダの小型化、薄型化が要求されてきて
いる。拡散T程、電極配線上(“♂の終j′し〕こシリ
コンスライスは半導体素子単位のチップに切断され、チ
ップの周辺に設けられツコアルミ電極端子から外部端子
・\電4@1川−ドを取出して取扱いやずくし1だ機械
的保護の“lこめにパック−ジンクされる。通常、これ
ら崖勇体素了のパック゛−ン/グにはDIL、チップギ
ヤリヤ、デープキ〜、リヤ方式等が用いられている。こ
の中で接続箇所の信頼性が高く、小型化、薄型化の・筬
?り一/ングを提供できるものとして、テ ゾギ*・’
J A’力、、l(、があるのテープキャリヤ方式にf
る)1′導体素−rの・;7ケージングは半導体素子上
の電極端子上にバリヤメタルと呼ばれる多層金属膜を設
け、さらに、この多層金属膜上に電気メツキ法によりi
属突起を設ける。そして、一定幅の長尺のポリイミドテ
ープ」二に金属リード端子を設け、半導体素子の電極;
l:M子上の金属突起とリード端子とを、電極端子数に
無関係に同時に一括接続するものである。
しかしながら従来のテープキャリヤ方式も種々の問題を
含んでいる。そこで本発明者らは特願昭66−3749
9号においてテープキャリヤ方式を基本にした新規なる
接合方法(以下転写バンプ方式と呼称する)を提案した
この発明の主な特徴は半導体素子上に金属突起を形成す
る必要がないとともに、さらに金属突起を転写方式によ
り金属リード側に形成することにある。
第1図をもとにして本発明者らが先に提案した上記発明
の一実施例の方法をのべる。
寸ず長尺のポリイミイド樹脂テープ21上に電極リード
22が形成される。電極リード22は例えば35/Zm
厚さのGu箔に0.2〜1 、07Bn 4!、j度の
Sn メッキを施こしたもので、通常のフィルl、キャ
リヤ方式に用いる構成と同一のものである。
次に基板23上に金属リード22の間隔と同一寸法に金
属突起24が電解メッキ法で形成さハる(第1図a)。
金属突起24と金属リード22とを位置合せし、ツール
26で矢印27のごとく加熱、加圧す71.ば(第1図
b)、仮に金属突起24がAuで構成さ71゜ておれば
、金属リード22に形成されているSnと共晶を起こし
、完全な接合を得ることができる。
加圧27を取り去れば、金属突起24は基板23側から
剥離され、金属リード22に接合された状態となる(第
1図C)。第1図Cの状態は基板23の金属突起24を
、金属リード22側に転写しそことになる。
次に半導体素子26上のアルミニウム電極28に金属突
起24を位置合せし、ツール26′で27′のごとく加
熱、加圧する(第1図d)。この動作により、金属突起
24のAuと半導体素子25−)6、\− のアルミニウム電極28とは合金化し、完全な接合を得
ることができる。この状態を第1図eに示した。
この第1図の方法において、金属リード22の間隔、基
板23上に形成し欠金属突起24の間隔さらに半導体素
子25上のアルミニウム電極28の間隔は同一値である
以上のべた本発明者らが先に提案した方法は通常用いら
れているフィルムキャリヤのリードに、別の基板上に形
成した金属突起とを接合せしめ、この段階でリードに金
属突起を転写するものである。そしてリードに形成され
た金属突起は半導体素子上のアルミニウム電極と容易に
接合される。
この方式は、基本的にはネイルヘッドのワイヤボンディ
ングの金ボールを一括して多数個、同時に接合せんとす
る思想である。本発明者らは、この方式において半導体
側と接する金属突起の形状が平均であると、半導体側の
アルミニウム電極上の酸化物の除去が不充分となり、接
合が不完全になり信頼性が問題となりやすいという欠点
があることを見い出しだ。又、前記金属リードと接する
側の金属突起の面は平担である方が加圧時に前記金属リ
ードと金属突起の滑りが少なく、確実な接合が得られる
ことを見い出した。
発明の目的 本発明はこのような従来の問題に鑑み、金属リードへ転
写される金属突起の形状を接合に適し1ζ形状にして、
金属突起と半導体素子上の電極との接合をより確実に実
施し、接合の信頼性をより高めた金属リードへの金属突
起物形成方法を持供することを目的とする。
発明の構成 金属リードへの金属突起物形成方法において、金属突起
を形成する基板に凹部を設けた構成であって、前記四部
上に前記金属突起を形成することを特徴とするものであ
る。この方法により、金属突起の半導体素子上の電極と
接すべき面は平用とならず、その形状は四部の形状に応
じて半球形等にすることができるものである。
実施例の説明 第2図(a)、 fb)tri:本発明の実施例の金属
リー ドへの金属突起物形成ブJ d”:で用いる基板
の形状を示している。これらの図において基板31.3
1′−にの金属突起を形成する位置にそれぞれ四部32
.32’を形成する。第2図(a)はV形の溝、(b)
は半球形の溝を有しており、四部の溝は、光蝕刻法や、
機械加工法によって形成し、溝の深さは、例えば20〜
40μm程度に設けるものである。
次に第2図(至))の基板に関j〜で説明すると、第3
図(a)に示す」:うに、全面にAu、Cu、Ni、P
(1゜pt等の金属膜32を形成し、電解メッキ法、ス
クリーン印刷法等により金属突起34を前記凹部32十
に形成さぜる。
この様にして形成された金属突起の形状は第2図ia)
の如くのV溝をもつ基板を用いれば第4図(2L)の様
に三角卸゛状部4oをもつ金属突起34を得ることがで
きる。斗だ第2図(b)の如くの半球形の溝を有する基
板を用いれば、第4図+b)の様に半球状40′の金属
突起34′を得ることができる。一方、基板と接1〜で
いない金属突起の反対面は、平らな形状41.41’に
形成するものである。
なお、第3図(b)に示すように四部31を形成した基
板31と金属膜33との間に樹脂層35を設けた構成が
他の実施例として考えられ、この様な構成にすると、前
記金属突起34を金属リードに接合(転写)する際の熱
が基板31側に流出し、接合温度を急激に減少せしめる
のを防いだり、あるいは、前記樹脂層35が緩衡剤とな
り加圧に。1゜って基板が損傷するのを防ぐことができ
る。し/こかって、安定で、かつ確実なる金属突起の金
属リードへの接合(転写)を得ることができる。
更に本発明の金属突起物形成力法で用いる基板において
、第2図ia)、 ib)に示す四部32.32’が設
けられ仮基板31 、31’に1:、金属突起が電解メ
ッキ法で形成されるものならば導電性部材を用い、直接
、前記四部32.32’上に金属突起を形成17ても良
いし、スクリーン印刷法等で前記金属突起を形成するも
のであるならば、絶縁部(」、力電部材のいずれも用い
ることができる。この様にX Ahと接する側の金属突
起は半球形状となり、反対面の金属突起は平らに形成さ
れる。
いずれにせよ前述した方法であれば、工数が短縮される
ので著しる(〜く安い基板を提供できるものである。
発明の効果 以上の様に本発明の金属リードへの金属突起物形成方法
は、基板に四部を設けることにより、半導体素子の電極
に接合するのに好適な半球状等の金属突起を得ることが
できる。
すなわち、転写バンプ方式により金属リードの先端に接
合した本発明で用いる基板により形成されプこ金属突起
は、半導体素子上の電極に接し、加圧、加熱された際、
半球等の金属突起の先端は突かっ′/こ形状をしている
ために、前記電極−1−の表面に形成されている薄い酸
化物層を容易に除去できる。この7こめに安定で、確実
な、信頼性の高い一括接合を得ることができる。
父、基板と接してい身い反対面の金属突起が平]11に
形成されているから、前記平担な金属突起側に金属リー
ドを位置合せ加圧しても、金属リードが、前記金属突起
よ’)’/’+”kす、位+?′↑づれを発1+、l−
t。
めtす、これによる不充分な接合を発生さ、11−る中
がない、すなわち、加圧時に前記金属リードし1−金属
突起の平らな部分を充分に、確実に圧することができる
。]ヅρか−)で、著しるしぐ信頼+′1の高い接合を
得ることができるものである。
このJ:うに本発明の方法における基板を用いて、形成
した金属突起は、一方が半円131S状舌の形状イ1し
、他方が平らな而を有l〜でいるから、J−庶、1ノイ
Vボンデイングのネイルヘッドの金ボールの熱圧着接合
を一括して接合するに理想的な金属り:ノ1弓の形状と
加圧の状態を得ることが出来るものである。
【図面の簡単な説明】
第1図(a)〜(e)は本発明者らがすでに提案し′/
こし、写バンプ方式を示す製造上程断面図、第2図(a
)。 (b)は本発明の金属突起物形成力法で用いる基板の実
施例を示す断面図、第3図(a)lb)はそれぞれ本発
明の実施例の方法により基板1−に金属突起を形成しノ
こ状態を示す断面図、第4図(il) 、 (b) i
t:木発明11゜ の実施例の方法で用いる金属突起の断面図である。 31.31’・・・・・・基板、32.32’・・・・
・凹部、33・・・・金属膜、34.34’・・・・・
・金属突起、36・・・・・・樹脂層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名器 
     〜       − \ノ                 ()    
               \ノ第3図 J4 .7’/ =259− 第4図 40′

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に形成された金属突起を金属リ−1・に接
    合し、前記基板より前記金属突起を外囲11〜ゾこ後、
    前記金属リードに接合し/こ金属突起と半導体素子上の
    電極とを加圧、加熱して接合する方法において前記基板
    の主面に複数の四部が設けられ前記四部に前記金属突起
    が形成されることを特徴とする金属リードへの金属突起
    物形成力法。
  2. (2)四部の内面が半球形状の空間部を形成することを
    特徴とする特許請求の範囲第1項記載の6属リードへの
    金属突起物形成方法。
JP57199203A 1982-11-12 1982-11-12 金属リ−ドへの金属突起物形成方法 Granted JPS5988860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57199203A JPS5988860A (ja) 1982-11-12 1982-11-12 金属リ−ドへの金属突起物形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57199203A JPS5988860A (ja) 1982-11-12 1982-11-12 金属リ−ドへの金属突起物形成方法

Publications (2)

Publication Number Publication Date
JPS5988860A true JPS5988860A (ja) 1984-05-22
JPH0214779B2 JPH0214779B2 (ja) 1990-04-10

Family

ID=16403851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57199203A Granted JPS5988860A (ja) 1982-11-12 1982-11-12 金属リ−ドへの金属突起物形成方法

Country Status (1)

Country Link
JP (1) JPS5988860A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0792463A4 (en) * 1994-11-15 1998-06-24 Formfactor Inc ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE
EP0859686A4 (en) * 1995-05-26 1998-11-11 Formfactor Inc PRODUCTION OF CONNECTIONS AND FITTINGS WITH THE USE OF SACRED SUBSTRATE
US6624648B2 (en) 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6956174B2 (en) 1993-11-16 2005-10-18 Formfactor, Inc. Tip structures
US7482822B2 (en) 2002-12-16 2009-01-27 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly
US7528618B2 (en) 2006-05-02 2009-05-05 Formfactor, Inc. Extended probe tips
US9030222B2 (en) 1998-11-10 2015-05-12 Formfactor, Inc. Sharpened, oriented contact tip structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147680A (en) * 1980-04-16 1981-11-16 Kurita Water Ind Ltd Treatment of waste water

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147680A (en) * 1980-04-16 1981-11-16 Kurita Water Ind Ltd Treatment of waste water

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624648B2 (en) 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6956174B2 (en) 1993-11-16 2005-10-18 Formfactor, Inc. Tip structures
EP0792463A4 (en) * 1994-11-15 1998-06-24 Formfactor Inc ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE
EP0859686A4 (en) * 1995-05-26 1998-11-11 Formfactor Inc PRODUCTION OF CONNECTIONS AND FITTINGS WITH THE USE OF SACRED SUBSTRATE
US9030222B2 (en) 1998-11-10 2015-05-12 Formfactor, Inc. Sharpened, oriented contact tip structures
US7482822B2 (en) 2002-12-16 2009-01-27 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly
US7528618B2 (en) 2006-05-02 2009-05-05 Formfactor, Inc. Extended probe tips

Also Published As

Publication number Publication date
JPH0214779B2 (ja) 1990-04-10

Similar Documents

Publication Publication Date Title
US7230328B2 (en) Semiconductor package and laminated semiconductor package
US6627480B2 (en) Stacked semiconductor package and fabricating method thereof
TW398063B (en) Lead frame and its manufacturing method thereof
US7421778B2 (en) Method of making an electronic assembly
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
JP3684978B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP4345808B2 (ja) 半導体装置の製造方法
JP3245006B2 (ja) モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース
US20060202347A1 (en) Through electrode, package base having through electrode, and semiconductor chip having through electrode
JPS5839048A (ja) フレキシブル領域接着テ−プ
TW451370B (en) Semiconductor device and manufacturing method thereof
JPS60227449A (ja) 超小形回路基板及びその作製方法
JPH0158864B2 (ja)
JP2753696B2 (ja) 半導体パッケージのテープ自動結合構造
JPS5988860A (ja) 金属リ−ドへの金属突起物形成方法
US7141872B2 (en) Semiconductor device and method of manufacturing semiconductor device
US4982267A (en) Integrated semiconductor package
US7023027B2 (en) Diode package having an anode and a cathode formed on one surface of a diode chip
TWI288970B (en) Method of making reinforced semiconductor package
JPS60130132A (ja) 半導体装置の製造方法
JP4341328B2 (ja) 半導体装置の製造方法
JPH0239448A (ja) フィルムキャリアテープ
JPS6234143B2 (ja)
JP2748759B2 (ja) フィルムキャリアテープの製造方法
KR100422271B1 (ko) 마이크로 비지에이 방식 반도체 패키지의 빔 리드