JPS5988785A

JPS5988785A - 表示装置

Info

Publication number: JPS5988785A
Application number: JP57198361A
Authority: JP
Inventors: 哲也青山; 須合　正二
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1982-11-12
Filing date: 1982-11-12
Publication date: 1984-05-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、コンピュータ装置の端末機として広２、　　
Ｑ−−− く使用されている表示波ＩＡｉ　Ｋ関するものである。

近年、７欠字表示機能の付加て伴ない、多数の漢字フォ
ントを格納した大容量のキャラクタジェネレータメモリ
（以下ＣＧメモリと４ＦＪｉず。）を内紙した表示装置
が普及しつつある。従来の表示装置は、その１台１台て
それぞれＣＧメモリど制御１回路が必要であった。

本発明は、複数台の表示部を有するシステム乙おいて、
１組のＣＧメモリと制側］回路を共有し、時分割′／Ｃ
動作させることてよって各表示部に各々の画面を表示さ
せることを目的としている。

はじめて従来例証ついて説明を行なう。第１図は従来の
表示装置を示すブロック図である。ここで（１）はメモ
リ書き込み回路で、コンピータ装置やキーボード（図示
せず。）から入力された表示部（６）に表示しだい文字
のコードを後述するりフレフシ−メモ１月２）へ書き込
むだめのものである。（２）はりフレラン−メモリで、
表示部（６）の画面−ヒて表示されている文字のコード
が格納されているもので、ｉｄｔみ出しと書き込みが可
能なメモリ素子によＰ３つて構成されている。（７）は基準信号を発振する発振
回路、（８）　＆：１リフレッンユメモリ（２）笠の動
作タイミングを発生するタイミング発生回路で、発振回
路（７）とタイミング発生回路（８）とで表示装置全体
の動作タイミングが決定される信号が作り出される。

第１図で、タイミング発生回路（８）からリフレッシュ
メモリ（２）へ供給されている信号ＲＩＶＩＡは、リフ
レッシュメモリ（２）に書き込まれている文字のコード
を読み出すのに必要なアドレス信号である。２１゜お信
号ＲＩ’ｖｌＡ　ＹＣよって仇み出されたリフレッシュ
メモリ（２）からの文字のコードは、信号ＲＩＶＩＩ）
ｌＫ、よって示され、ラッチ回路（３）ニ一時保持され
る。ランチ回路（８）は、ＣＧメモリ（４）から文字フ
ォントを読み出している間に次の文字コードをリフレッ
シュメモリ（２）から絖み出すために必要なもので、リ
フレッシ−メモリ（２）の出力１１１１１とＣＧメモリ
（４）の入力側とケ分離するものである。信号比ＭＤは
、ラッチ回路（３）に保持されたことによりＣ（）Ａで
示される信号どなり、ＣＧメモリ（４）へ供給される。

（４）はＣ（３メモリで、文字フォントを格納するため
のもので、表示可能なすべての文字フォントが格納され
ている。そして、信号ＣＧＡとタイミング発生回路（８
）からの信号比ＡＫよって指定された文字フォントは、
ラッチ回路（３）に信号ＣＧＡが保持されている間ＫＣ
Ｇメモ１ハ４）から読み出され、文字フォントである信
号ＣＯＤとなる。なお信号ＲＡば、表示部（６）の画面
上で１つの文字フォントの何番目の走査線に対応するか
の信号である。文字フォントである信号ＣＯＤは、一般
に並列データでシフトレジスタ（５）へ供給される。（
５）はシフトレジスタで並列データを直列データに変換
するだめのもので、並列データであるイ―号ＣＯＤを直
列データである映ｒ象信号ＶＤＹＣ変換する機能を有す
る。

そして、この映１象信号ＶＤはＣＲＴモニタなどからな
る表示部（６）に供給され、リフレッシュメモリ（２）
ニ格納されている文字のコードに対応した文字を表示部
（６）　Ｋ写し出す。（７）は発振回路、（８）はタイ
ミング発生回路で、リフレッシュメモ１ハ２）、表示部
（６）等にタイミング信号を供給するだめのものである
。また、タイミング発生回路（８）から表示部（６）に
供給されている５ＹＮＣの信号は、表示部（６）上に画
面を形成するのて必要な信号で、水平同期信号と垂直同
期信号を示す。

上述のように従来は、リフレッシ−メモリ（２）から１
つの文字コードを読み出す期間に、その前に読み出され
た文字コードによりＣＧメモリから走査線分の文字フォ
ントを読み出し、かつそれ以前にＣＧメモ１バ４）から
読み出された走査線分の文字フォントをシフトレジスタ
（５）から吠１象信号として表示部（６）へ送出される
。なお前記した３つの動作は同一の時間に行なわれ、こ
の期間を１文字表示時間と呼ぶ。

このように、１台の表示部（６）Ｋ対して、−組のリフ
レッシュメモ１月２）、ラッチ回路（３）、シフトレジ
スタ（５）等が必要であり、複数の表示部（６）が必要
となった際には、それぞれにリフレッシュメモ゛す（２
）等が必要となるため、システム全体が大型になり、高
価になるという欠点があった。

本発明は上述の欠点に解決を与えるものであり、以下本
発明の一実施例を図面を用いて説明する。

第２図は、本発明の一実施例を示す表示装置ｕのブロッ
ク図で、ここでは２台の表示部を有する表示装置につい
て示しである。第２図て示す各ブロックの基本的な動作
は従来例のものと同様である。

θ３の遅延回路と基本的な動作タイミングが従来例と異
なっている。第２図に示すよって２台の表示部を有する
表示装置の場合、１文字表示時間を３分割すること短よ
って、１文字表示時間内にリフレッシュメモリ（２）か
ら２つの文字コードを恍み出し、同時Ｋ　ＣＧメモリ（
４）から２つの文字フォントを絖み出し、第１のシフト
レジスタ（９）と第２のシフトレジスタθυから各々の
第１及び第２の表示部（１０，ａｚへそれぞれ映１象信
号ＶＤＩ、　ＶＤ２を送出する。

この時％第１のシフトレジスタ（９）で作られた映１象
信号ＶＤＩ　　と第２のシフトレジスタＱ１で作られた
映鐵信号ＶＤ２は時間的に同一でないため、表示部上で
の文字位置がずれてしまう。これを防ぐために遅延回路
０３でタイミング発生回路（８）からの同期信号Ｓ　Ｙ
ＮＣを遅延させ、第２の表示部（１つの映１象信号ＶＤ
２　と同期信号１）ＳＹＮＣとの時間関係が第〔シー１の表示部ＱＯの映歇信号■１）１　　と同期信号５Ｙ
ＮＣとの時間関係とが同一になるようにしでいる。

次に第３図のタイミング図てついて説明する。

信号（ａ）は１文字表示時間ｔ１を示すクロック信号で
、従来例と本発明例とを比較するために共通に描いであ
る。信号（ｂＬ　（ＣＬ　（ｄＬ　（ｅｌは、第１図に
示す表示装置のタイミングを示したものである。信号（
ｂ）はりフレッシーメモリ（２）のアクセス状態を示し
、ｔ２の期間にリフレノシュメモ１ハ２）へ文字コード
の書き込みが可能で、ｔ３の期間′／Ｃ表示に８曹な文
字コードを読み出す。信号■Ｃ）はＣＧメモリ（４）の
アクセス状態を示し、ｔ、で示しだ次のｔ、の期間ＫＣ
ＧＣＧメモリ）から文字フォントを恍み出す。信号（ｄ
）は映１象信号で、ＣＧメモリ（４）からＡ’ｌ’ｌ＋
み出した次の１゜の期間に文字フォントを直列化し表示
部（６）へ送出される。従って、ｔｌ（。−２）の後半
のｊ切開でリフレッシ−メモ１月２）から読み出された
文字コードは、１＋（ｎ−１）の期間に文字フォントに
変換され、ｔＩ（ｎ）の期間に表示部（６）へ送出され
る。信号（ｅ）は同期信号を示している。壕だ信号（ｆ
）、　（ｇ）、　（ｈ）、　（ｉ）、　（ｊ）。

（ｋ）は本発明の一実施例の動作を示すタイミング図で
、２台の表示部を有する表示装置の場合を示しである。

信号（ｆ）はリフレッシュメモ１ハ２）のアクセス状態
を示し、ｔ４の期間にリフレッシュメモリへ文字コード
の書き込みが可能で、’＋１の期間に第１の表示部ＱＱ
へ表示するだめの文字コードを読み出し、ｔａの期間に
第２の表示部Ｏのへ表示するだめの文字コードを読み出
す。信号（ｇ）はＣＧメモリ（４）のアクセス状態を示
し、’６０期間に第１の表示部００へ表示するだめの文
字フォントを読み出し、”５のル」間に第２の表示部（
＋２１へ表示するだめの文字フォントを読み出す。信号
（ｈ）は第１の表示部（１０への映像信号を示し、信号
（ｉｌは第２の表示部αのへの映像信号を示している。

従ってｔｉｐ期間にリフレッシ−メモリ（２）から読み
出しだ文字コードは、ｔａ（ｔ）の期間で文字フォント
に変換され％　ｉｌ（＋ｎ）の期間に第１の表示部（１
０へ送出される。同様に、ｔａ（ｔ）の期間にリフレッ
シュメモリ（２）から読み出しだ文字コードは、ｊａ（
ｍ−）１）の期間で文字フォントに変換さし、ｔＩ（ｔ
）の期間に第２の表示部θａへ送出される。

９信号（ｊ）は第１の表示部αＯへの同期信号で、信号（
ｋ）は第２の表示部（１３への同期信号である。ここで
１７の時間は遅延回路０３による遅延時間を示している
。

本発明は叙述の通り、発振回路（７）とタイミング発生
回路（８）とＣＧメモリ（４）とリフレッシュメモリ（
２）とリフレッシュメモリ書き込み回路（１）と複数の
シフトレジスタ（９）、　（ｉｌｌと同数の表示部θ０
，０と遅延回路（１３から成り、表示装置の主たる制御
部分を時分割することによって共有化できるため、部品
点数を削減することができ小型＠量化に効果が有るとと
もに製造工数、製造コストを低減することが可能である
。

なお本発明を２台の表示部を具備する表示装置について
説明したが、２台の表示部て限定されるものでないこと
は勿論である。

【図面の簡単な説明】

第１図は従来例による表示装置のブロック図、第２図は
本発明の一実施例を示す表示装置のブロック図、第３図
は従来例と本発明の詳細な説明するだめのタイミング図
である。Ｐ　１〇− （１）　　メモリ癲き込み回路（２）　　リフレッシ−メモリ（３）　　ラッチ　　　　　（４）　　ＣＧメモリ（５
）　　シフトレジスタ　＜６＞、　００．　Ｇつ　表示
部（７）　　発振回路　　　　（８）　　タイミング発
生回路（９）、θ９　シフトレジスタ０３　　遅延回路

Claims

【特許請求の範囲】

表示装置の動作タイミングを定めるだめのタイミング発
生回路と、表示可能なすべての文字フォントを格納して
いるキャラクタジェネレータメモリと、画面上て表示さ
れている文字のコードを格納するためのリフレッシュメ
モリと、該リフレッシュメモリへ文字のコードを書き込
むだめのメモリ書き込み回路と、前記キャラクタジェネ
レータメモリから読み出された並列データである文字フ
ォントを直列データて変換するだめの複数のシフトレジ
スタと、該シフトレジスタと同数の表示部と、該それぞ
れの表示部へ供給される吠１象信号と前記タイミング発
生回路からの同期信号とを同一の時間関係となすだめの
遅延回路とを備えたことを特徴とする表示装置。