JPS598850B2 - 音声応答装置 - Google Patents

Description

【発明の詳細な説明】 本発明は音声合成技術を採用して成る音声応答装置に関
するものである。

第１図は音声応答装置の一構成例を示すブロック図で、
Φ１〜ΦＮは音声応答装置に接続されたＮ本の回線で図
示しない端末装置へ至るのである。

又、ＣＰＵは音声応答装置全体の制御を受け持つている
制御装置であり、ＶＭは音声情報、例えば発声すべき音
声をＰＣＭ信号等のディジタル信号の形で蓄積している
音声ファイルメモリであり、ＶＭ−ＣＨは前記音声ファ
イルメモリ用のチャネル装置であり、ＭＭは前記回線Φ
１〜ΦＮ対応にメモリエリアＶＧ１Ｍ１〜ＶＧＩＭｎを
有し、しかも装置全体の制御に必要な各種情報を蓄積し
ている主メモリである。ＶＯ−ＣＨは後述する音声情報
バッファ装置用の出力チャネルであり、ＤＭＡは前記制
御装置ＣＰＵとチャネル装置ＶＭ−ＣＨ）出力チャネル
ＶＯ−ＣＨとを接続する高速のデータバスである。更に
、ＰＥＣは音声回線分配制御部であつて、該音声回線分
配制御部ＰＥＣ内の制御を受け持つコントロール部ＣＴ
Ｌと、制御プログラムや回線対応の音声情報をバッファ
エリアＢＵＦ１〜ＢＵＦｎに一時蓄積する音声情報バッ
ファ装置ＢＵＦと、ＰＣＭ信号である音声情報信号を音
声信号に変換、所謂ディジタル−アナログ変換を行なう
ものであつて各回線に対応に配されるコンバータＣＮＶ
１〜ＣＮＶＮより成つている。第２図は音声情報信号を
説明する図であつて、第１図における主メモリＭＭより
データバスＤＭＡ）出力チャネルＶＯ−ＣＨを経て音声
情報バッファ装置ＢＵＦに送出される音声情報信号ＶＩ
Ｇの形態の一例を示したものであつて、Ｔは音声情報信
号ＶＩＧの送出繰り返し周期である。ところで、上記主
メモリＭＭは、そのメモリエリアＶ１ＧＭ１〜ＶＩＧＭ
Ｎの各々に、音声情報バッファ装置ＢＵＦ内の各バッフ
ァエリアＢＵＦ１〜ＢＵＦＮ毎に割当てられた送出すべ
き音声情報信号ＶＩＧを蓄積する。

又、上記音声ファイルメモリＶＭにおける音声情報の蓄
積は、発声すべき音声をＰＣＭ信号等のディジタル信号
の形で格納されているのである。

例えば、「こちらは」と云つた短い文節、あるいは「い
ち」、「に」、「さん」、・・・、「あ一（、「い」、
「う」、・・・と云つた数詞や音節形式で格納されてい
るのである。次に、以上の如く成る音成応答装置の動作
について回線数をＮ１音声情報信号として６４ｋｂ／ｓ
（８ｋＨｚサンプル、８ビツトの波形符号化形式）ＰＣ
Ｍｌまた繰り返し周期Ｔを前述の数詞あるいは音節の合
成の自然性を考慮して３２ｍｓとして説明する。

以上の第１図で示した音声応答装置における音声情報の
流れは、先ず、制御装置Ｃｐｕが音声応答すべき回線≠
−に出力すべき発声順に６４ｋｂ／ＳＯ）ＰＣＭ信号を
音声フアイルメモリＶＭから３２ｍｓ分の音声情報をア
クセスすることにより行なわれる。

この音声フアイルメモリＭに対するアクセスにより前記
該当回線に対応する主メモリＭＭ内のバツフアエリアＩ
ＧＭ−に転送する。この転送動作は、制御装置ＣＰＵに
より、３２ｍｓの間に音声応答の有無に係らず、換言す
ると無音の回線があつてもＮ回線全てについて一定周期
で行なわれる。次いで、制御装置ＣＰＵは、主メモリＭ
Ｍ内の各バツフアエリアＶＩＧＭ−に蓄積されたＮ回線
分の音声情報をデータバスＤＭＡｌ出力チヤネルＶＯ−
ＣＨを介してＮ回線の各々に対応する音声情報バツフア
装置ＢＵＦに転送する。

この後、コントロール部ＣＴＬの制御によつて該当回線
Φ一に信号は送出されるのである。換言すると、前記主
メモリＭＭの該当メモリエリアＩＧＭ−からの音声情報
信号ＩＧはコンバータＣＮＶ−でＰＣＭ（デイジタル）
信号からアナログ信号に変換されて音声信号となり、該
当回線≠−に出力される。ここで、上述の動作順序によ
り音声信号の編集合成処理を行つた場合の音声情報信号
ＧによるデータバスＤＭＡのトラヒツク量を計算してみ
る。

先ず、音声フアイルメモリＭから主メモリＭＭへの音声
情報信号ＩＧの転送の際のトラヒツク量ＴＲｌＮは、デ
ータバスＤＭＡが１バイト（８ビツト）の並列転送であ
るとすると、ＴＲＩＮ＝６４ｋｂ／８ビツト×Ｎ回線／
３２ｍｓ＋α／３２ｍｓとなる。

この時のαは、制御装置ＣＰＵがチヤネル装置ＶＭ−Ｃ
Ｈとの間での情報転送に先立つて両装置間で転送される
制御の為の情報を示す。又、主メモリＭＭからデータバ
スＤＭＡｌ出力チヤネルＯ−ＣＨを介して音声情報バツ
フア装置ＢＵＦに転送される際の音声情報信号ＩＧのト
ラヒツク量ＴＲＯｕＴは上述のトラヒツク量ＴＲｌＮと
同様に、ＴＲＯｕＴ＝６４ｋｂ／８ビツト×Ｎ回線／３
２ｍｓ＋β／３２ｍｓとなる。

この時のβは、制御装置ＣＰＵが出力チヤネル０−ＣＨ
との間での情報転送に先立つて両装置間で転送される制
御の為の情報を示す。従つて、データバスＤＭＡにおけ
る全音声情報信号ＶＩＧのトラヒツク量はＴＲ（６４ｋ
ｂ／８ビツト×Ｎ回線＋α＋β）×２／３２ｍｓとなる
のである。

ところで、現在のミニ・コンピユータと呼ばれる装置技
術では、データバスＤＭＡのトラヒツク能力は２．００
０ｋｂ／秒が限界である。

しかしながら、このデータバスＤＭＡは、本発明の如き
装置に適用し、実際に運用する場合には、制御装置ＣＰ
Ｕと主メモリＭＭとの通信にも使用するものであり、し
たがつて、音声情報信号ＩＧ転送のためのトラヒツク量
は、１．０００ｋｂ／秒以下に抑える必要があるのであ
る。すなわち、音声応答装置の扱える回線数Ｎは、上記
式で用いたαとβの影響を無視すると、ＴＲ＝６４ｋｂ
／８ビツトＸＮ回線×２＝１．０００ｋｂ の式より回線数Ｎは６３回線が限界であることが理解で
きる。

しかしながら、音声応答装置を「銀行電話サービス」等
に供するとすると、その回線数は不特定多数の客からの
各種問い合せ等の頻度を考慮しなければならず、その場
合には１００回線以上の要求もでて来るのである。

この問題を解決するために制御装置ＣＰＵとしてデータ
バスＤＭＡのトラヒツク容量の大きな大型・高速のもの
を用いたり、あるいは音声フアイルメモリ用のチヤネル
装置Ｍ−ＣＨに機能を追加して音声編集合成機能を組込
む等の手段を用いていた。本発明はこのような点に鑑み
なされたものであつて、各回線対応に配されるコンバー
タと音声情報バツフア装置との対応を付ける音声出力回
線指定の為のレジスタと、無音信号発生の為の回路とを
用い、音声フアイルメモリと主メモリ、主メモリと音声
情報バツフア装置間をデータバスを介して行なわれる無
音信号の転送動作を無くす構成としたもので、このよう
にしたことによりデータバスのトラヒツク量を軽減し、
音声応答装置の制御能力を向上させ、小形化を可能とし
たものである。

以下、図を用いて説明する。第３図は本発明に係る音声
応答装置の一実施例を示すプロツク図である。

図において、ＨＲは音声出力回線指定のためのレジスタ
で、その蓄積形態は各回線に対応するエリアＨＲｌ〜Ｈ
ＲＮを割当て、しかも各エリアは音声出力の有無を表示
する図示しないフラグの部分と音声情報バツフア装置内
のバツフアエリアを指定する図示しないアドレス部分よ
り成つている。又、ＩＰＧは無音信号発生の回路で、前
記レジスタＨＲのフラグの表示が゛音声出力無”であつ
た場合に無音送出を行うのである。更に、主メモリＭＭ
については、音声フアイルメモリＭからの音声情報を格
納するメモリエリアＢ１〜ＢＯと、各回線対応に確保さ
れ、音声出力すべき回線情報を格納するエリアＨＭｌ−
ＨＭＮが用意されている。その他の装置については、第
１図の同一符号の装置と同等の機能を有している。次に
、以上の如く構成された音声応答装置の動作を説明する
。

ここで、Ｎ回線の中の回線◆１，◆５，Φ８，◆Ｋが使
用されて音声を出力し、それ以外の回線は使用されてお
らず音声は出力していない状態として説明する。

先ず、端末に対し音声応答の必要があると、制御装置Ｃ
ＰＵは該当の回線、この場合には回線◆１，＋５，＋８
，◆Ｋの各々に対して音声応答すべき音声情報を音声フ
アイルメモリＭから主メモリＭＭ内に確保されているメ
モリエリアＶＢ−に転送・格納するためにチヤネル装置
Ｍ−ＣＨを駆動・制御する。

この時の転送・格納される音声フアイルメモリＶＭから
の音声情報は、主メモリＭＭ内のメモリエリアＢ１〜４
に順々に格納して行くのである。この時、制御装置ＣＰ
Ｕは、主メモリＭＭの該当回線対応のエリアＨＭｌ，Ｈ
Ｍ６，ＨＭ８，ＨＭＫに音声出力すべき回線番号に対応
した音声情報バツフア装置ＢＵＦ内のバツフアエリアの
アドレスを音声出力すべき回線情報として登録する０す
なわち、主メモリＭＭのエリアＨＭｌ，ＨＭ５，ＨＭ８
，ＨＭＫの各々に音声情報バツフア装置ＢＵＦのバツフ
アエリアＢＵＦｌ〜４のアドレスを順に登録するＯ次に
、制御装置ＣＰＵは、回線数だけ用意されているＮ個の
エリアＨＭ一内の蓄積データを音声回線分配制御部ＰＥ
ＣのレジスタＨＲにプロツク転送するため出力チヤネル
０−ＣＨを制御する。

この時、レジスタＨＲの音声出力すべき回線◆１，◆５
，≠８，≠Ｋ対応のエリアのフラグ部分には“音声出力
有”を示す”１”の情報が挿入され、これらのエリア以
外の回線が使用されておらず音声出力しない空回線対応
のエリアのフラグ部分にば音声出力無”を示す“０゛の
情報が挿入され、更に、各エリアのアドレス部分には音
声情報バツフア装置ＢＵＦ内のバツフアエリアＢＵＦ一
のアドレスが格納される。又、上記フラグ部分の″０゛
情報の挿入は、使用中の回線についても行なわれるもの
で、文章と文章の区切り、あるいは音節と音節、数詞と
数詞の区切り等に生ずる一時的な無音時間の場合に行な
われる。又、制御装置ＣＰＵは、３２ｍｓ分の音声情報
を既述の如く格納している主メモリＭＭのメモリエリア
Ｂ１〜４の内容を、各々バツフアエリアＢＵＦｌ〜４に
プロツク転送格納するように出力チヤネルＯ−ＣＨを制
御する。

以上詳述の制御装置ＣＰＵによる一連の制御・動作が完
了すると、音声回線分配制御部ＰＥＣが音声応答要求の
回線に対して音声分配の制御をすることになる。

詳述すると、音声回線分配制御部ＰＥＣの制御を司どる
コントロール部ＣＴＬは、既述の制御装置ＣＰＵの一連
の制御・動作が完了すると、音声情報バツフア装置ＢＵ
Ｆ内のバツフアエリアＢＵＦｌ〜，に蓄積された音声情
報をレジスタＨＲに既に蓄積されている“音声出力有”
、あるいは“音声出力無”の回線◆一の番号と対応付け
ながら回線に対応するコンバータＣＮ−に送出する。

更に説明を加えると、コントロール部ＣＴＬは、先ず、
レジスタＨＲ内のエリアＨＲｌ〜。を順に参照する。そ
して、エリアＨＲｌの参照によりフラグ部分には“１”
情報があり、６音声出力有゛を検出する。次いで、コン
トロール部ＣＴＬは、該エリアＨＲｌのアドレス部分に
登録されている音声情報バツフア装置ＢＵＦ内のバツフ
アエリアのアドレス、この場合はバツフアエリアＢＵＦ
ｌのアドレスを検出し、該バツフアエリアＢＵＦｌに格
納されている音声情報を、エリアＨＲｌに対応したコン
バータＣＮＶｌに送出する。次に、コントロール部ＣＴ
Ｌは、レジスタＨＲ内のエリアＨＲ２を参照する。この
エリアＨＲ２のフラグ部分には６０゛情報があり、１音
声出力無゛を検出するので、上記コントロール部ＣＴＬ
は、該エリアＨＲ２に対応したコンバータＣＮＶ２に対
応したコンバータＣＮＶ２に無音信号発生回路１ＰＧで
発生した無音信号を送出する。以下、同様にして、コン
トロール部ＣＴＬは、エリアＨＲ３〜。を順に参照し、
フラグ部分の１Ｆ”，１０１に応じて各々に対応したコ
ンバータＣＮ３〜。に対して音声情報あるいは無音信号
を送出するのである。なお、上述した音声応答装置の一
連の動作の流れを示すと第４図の如きものとなるのであ
る。又、上記無音信号発生回路１ＰＧが発生の無音信号
は、音声応答装置が採用する音声信号方式の種類により
定まるもので、種々のものが存在する。ここで、無音信
号の挿入についてみる。一般に、音声応答装置の回線数
は、該装置に加わる呼量と、そのサービスグレードに応
じてアーランの損失式により求められる。このアーラン
の損失式は、加わる呼量が大きくなるにしたがつて回線
能率が高くなるか、それでもその収容回線数は異常輻軽
時を考慮して７０％程度に抑えるのが普通である。換言
すると、音声応答装置として収容する回線のうちで実際
の音声出力に使用される回線は７０％程度なのである。
ところが、既述の如く第１図で示した音声応答装置では
、制御装置の制御によつて、使用されていない回線、換
言すると上記７０％以外の回線等の無音信号送出の回線
も含めて全回線に対してデータバスを使用し、転送動作
を行つており、したがつて、トラヒツク量が大きくなり
、既述の如き欠点があつたのである。

これに対して、本発明の一実施例を示す第３図の如き構
成とすることにより、使用されていない回線、換言する
と無音信号送出でよい回線の場合には、データバスの使
用は、レジスタＨＲに対するフラグ６０″の信号転送だ
けに抑えられたのである。

又、第５図に一例として示す銀行電話サービスでの通常
の利用例では、音声応答装置が回線に音声出力する時間
は回線使用時間の７０〜８０？程度とみることができる
。更に、音声出力中においても連続した会話の区切り、
あるいは音節間に生ずる一時的な無音時間が存在するの
で、この場合も３２ｍｓ毎に無音であることを示すフラ
グ″０″の信号送出を行なえばよいのである。以上の如
き条件を考慮して音声応答装置が実際に音声信号を出力
する必要量を試算してみると、（回線効率）×発声時間
／回線使用時間＝７０？×（７０〜８０７０）となり、
６０％程度に過ぎないことになる。このことから、本発
明の実施例の音声応答装置についてみると、無音時にお
ける音声フアイルメモリＭから主メモリＭＭｌ主メモリ
ＭＭから音声情報バツフア装置ＢＵＦへの無音信号の転
送が不要になり、その結果、データバスのトラヒツク量
は従来のそれと較べて減少したことになる。

このことは制御し得る回線能力の向上・換言すると、収
容回線の増加に耐えることを示しているのである。以上
詳述の如く本発明によれば、音声情報バツフアエリアＢ
ＵＦ−とコンバータＣＮ一の対応をレジスタＨＲで付け
、音声出力の必要でない回線まで音声情報信号を送出す
る必要を無くし、該音声情報信号の代りに音声信号送出
が不要であることを示すフラグ″０″のみを送出するよ
うにし、該フラグの検出を音声回線分配制御部ＰＥＣの
コントロール部ＣＴＬで行ない、データバスを介さずに
無音信号の送出を行ない、該データバスのトラヒツク量
を減少させることができたのである。

したがつて、制御装置ＣＰＵにデータバスの転送能力が
小さなものを用いても回線容量の大きな音声応答装置を
構成することが可能となり、回線として公衆回線や専用
回線を用いて多数の利用者が共同使用する音声応答装置
、例えば銀行の他に、スーパーマーケツト、チエーン店
のオーダエントリあるいはホテル、旅行観行等の予約業
種、更には各種電話案内等の業務に使用できる優れた効
果が期待できるのである。なお、以上述べた実施例では
、レジスタＨＲｌコントロール部ＣＴＬは音声回線分配
制御部ＰＥＣを構成しているものとして説明したが、本
発明はこれのみに限定されるものではなく、例えば出力
チヤネルＶＯ−ＣＨに設けても所期の目的を達成できる
ことは勿論である。

【図面の簡単な説明】

第１図は従来の音声応答装置の一構成例を示すプロツク
図、第２図は音声情報信号の説明図、第３図は本発明に
係る音声応答装置の一実施例を示すプロツタ図、第４図
は音声応答装置の一連の動作の流れ図、第５図は音声応
答の一例を示す図である。 ≠１〜≠Ｎは回線、ＣＰＵは制御装置、ＭＭは主メモリ
、ＶＭは音声フアイルメモリ、ＶＭ一ＣＨはチヤネル装
置、ＤＭＡはデータバス、ＶＯ一ＣＨは出力チヤネル、
ＰＥＣは音声回線分配制御部、ＢＵＦは音声情報バツフ
ア装置、ＣＴＬはコントロール部、ＨＲはレジスタ、Ｉ
ＰＧは無音信号発生回路である。

Claims (1)

【特許請求の範囲】
1. １ 数詞や音節を単位としてディジタル化した信号をフ
   ァイルメモリに記憶しておき、該ファイルメモリに蓄積
   される音声信号を発声すべき音声出力に応じて一定周期
   で読み出し、偏集合成し、これを複数の回線に、回線対
   応に設けられたコンバータを介して分配出力する音声応
   答装置において、ファイルメモリより読み出した出力す
   べき音声信号を音声情報バッファ装置に一時蓄積し、各
   回線毎に音声出力の有無および上記音声情報バッファ装
   置内に一時蓄積されている出力すべき音声信号を指示す
   るレジスタと、無音信号を発生する回路とを配し、上記
   レジスタの音声出力の有無に応じて、音声情報バッファ
   装置内に蓄積される音声信号あるいは無音信号発生回路
   からの無音信号を対応回線に送出制御することを特徴と
   する音声応答装置。