JPS5985175A - 図形合成装置 - Google Patents

図形合成装置

Info

Publication number
JPS5985175A
JPS5985175A JP57194603A JP19460382A JPS5985175A JP S5985175 A JPS5985175 A JP S5985175A JP 57194603 A JP57194603 A JP 57194603A JP 19460382 A JP19460382 A JP 19460382A JP S5985175 A JPS5985175 A JP S5985175A
Authority
JP
Japan
Prior art keywords
run
length
run length
code
codes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57194603A
Other languages
English (en)
Inventor
Hirotaka Nakano
博隆 中野
Teruo Ueda
上田 照夫
Tamotsu Mochizuki
保 望月
Yukio Kobayashi
幸雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57194603A priority Critical patent/JPS5985175A/ja
Publication of JPS5985175A publication Critical patent/JPS5985175A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、走査方向の白画素又は黒画素の連続する画素
数すなわちランレングスを符号化することにより表わさ
れた2画面分の図形を重畳合成し、その結果得らlする
1画面分の図形をランレングス符号化して出力する図形
自戒袋+t7に関するものである。
従来のこの種の装置は、ランレングス化された図形情報
を、回線あるいけファイルメモリ等から受は取ると、そ
の図形情報をドツトパターンに展開し、ドツトパターン
表現された図形を合成し、得られた図形情報をランレン
グス符号化していた。
その人め図形情報をドツトパターンに展開するためのメ
モリを必要とすること、ランレングス符号化・復号化処
理を必要とするため、処理時間が長いこと、等の欠点が
あった。
本発明はこれらの欠点を除去するため、ランレングス符
号化された2画面分の図形情報をドツトパターンに展開
することなく直接合成するようにしたもので、以下図面
について詳Itl11に説明する。
第1図は本発明の一突施例の構成を示すフロック図であ
って、1は重畳図形蓄積用メモリ、2は被重畳図形蓄積
用メモ17、:lj:合成図形蓄積用メモリ、4,6,
7.9’、15.16.17t:Iアンドゲート、5,
8.14はオアゲート、10は差の引算部、11.12
.13はフン和蓄積用メモリ、18は比較部、19は選
択部、20は和創算部、21は状態管理部、22は制御
部である。
第2図は第1図で取扱うβ11形例を示し、(A)は重
畳図形、(B)は被Ii先図形、(C)は合成図形であ
る。
a、b及びCはそれぞれ図形(4)、0)及び(C) 
Icおける19インのラン状態で、それぞれ”Hr  
a2 +  83+b11b21b3及びe 1+  
e21  e 3より成り、論理和による合成、即ち、
白と白を白に対応させ、白と黒、黒と白及び黒と黒を黒
に対応させる例を示した。
第3図は第1図の実施例を用いて第2図の各図形列中の
2インaとbを合成してラインCを得る場合の、第1図
の各部の変数値及び状態を示す。
なお、図中ra、rb及びRはそれぞれラン和蓄積用メ
モIJII、12及び13の蓄積内容を示す。
次に第1図につきその動作を説明する。
まず重畳図形蓄積用メモリ1にランレングス符号化さ第
1た重畳図形が、首だ被lfi畳図形蓄積用メモリ2に
ランレングス符号化された被重畳図形が蓄積さねでいる
とともに、合成図形蓄積用メモリ3がクリアーされてい
るものとする。
このとき、制御部22は初期処理として以下の処理を行
う。
まず、アンドゲート6をオンとし、重畳図形蓄積用メモ
リ1から一つのランを表わす符号を取り出し、オアゲー
ト5を通してラン蓄積用メモリ11に収める。同様にア
ンドゲート9をオンとし、オアゲート8を通してラン蓄
積用メモリ12に被重畳図形筈積用メモリ2の中の一つ
のランを表す符号を収める。第2図の例では第3図に示
すように、ラン蓄積用メモリ11にal、ラン蓄積用メ
モリJ2Kb、のラン長を持つラン符号が収めらノする
。次にアンドゲート15をオンさし、オアゲート14を
通しラン和蓄積用メモリ13にラン長0の祠号を収める
。次に、制御部22は比較部18を通してラン蓄積用メ
モリ11の中のランの状態(白又は黒)とシン蓄積用メ
モリ】2の中のランの状態(白又は黒)を受は取り、こ
れを状態管理部21に送シ記憶させる。差分it N部
10はラン蓄積用メモリ1】とランW積用メモリ12の
内容の差の絶対値をラン長とする符号をit Wしアン
ドゲート4及び7に供給する。選択部19は比較部18
の比較結果に従い、ラン蓄積用メモリ11及び第2の内
容から知いラン長を持つ符号を選択し、和計算部2oに
送る。和計η部20は選択部19の出力と2ン和蓄積用
メモリ13の出力を受けとり、各々の符号のラン長の和
をラン長とする符号を合成しアンドゲート16及び17
に送る。以上が制御部22の初期処理であり、。
第3図最左列の結果が得られる。
制御部22は初期処理を終えた後、比較部1Bの比較結
果と状態管理部21の内容に従い第1表、第2表又は第
3表の何れかに示す処理を行う。
ここで、第1表は2枚の図形の論理和合成を行う場合の
制御部22の動作を示す。第2表は2枚の図形の論理積
合成を行う場合の制御部22の動作を示す。壕だ第3表
は2枚の図形の排他的論理和合成を行う場合の制御部2
2の動作を示す。第1表、第2表、第3懺において、丸
印はゲートをオンとし信号を通運させること、又は次状
態を上記の値に設定することを示す。
制御部22は比較部J8の出力と状態管理部21の出力
により、アンドゲート17.15.16.4. 6. 
7. 9と状態管理部21を、所要の合成動作を可能と
する第1表、第2表、第3表の1八ずれかに従い制御す
る。制御部22は第1表、第2表、第3表の左から右に
順に制御を行う。ただし、アンドゲート4及び7は6及
び9より時間的に優先させる。これは競合を避けるため
である。
第1衣 制御部22の動作(論理和合成)第2表 制御
部22の動作(論理積合成)第3表 制御部22の動作
(刊他的論理和合成)以下、論理和合成を行う場合につ
いて第1表に従って説明する。
第2図の例では第3図に示すように状態管理部21の内
容がM白で、かつ、比較部工8の比較結果がra < 
rbなので第1表に従いアンドゲート】7をオンとし和
H1算部20の出力を合成図形蓄積用メモリ3に追加す
る。次に、アンドグー)+5.7.6をこの順にオンと
し、ラン和蓄積用メモリ13、ラン蓄積用メモリ12、
ラン和蓄積用メモリJ】に、それぞJlo、b、−al
、a□をシン長とする符号を収める。ただし7、競合を
避けるためアンドゲート4,7は6,9よ9時間的に優
先させてオンとしている。
さらに制御部22は次状態を第1表に従って判定し状態
管理部21にセントする。第2図の例では次状態は黒/
白である。以上の処理により第3図の第2列に示す内容
が得られる。
制御部22は第1表に示す処理を重畳図形、被重畳図形
を表すランが終るまで繰返す。この時、合成図形蓄積用
メモリ3に蓄積された符号が、合成結凍を示すランレン
グス符号となる。
なお、以上の動作により図形合成の行える原理は以下の
とおりである。第3図に示すよう圧制御部22は全ての
ランの始・終点×でアンドゲート17、15.16.4
. 6. 7. 9と状態管理部21の制御を行う。こ
の結果、ラン蓄積用メモIJII及び12はX以後に続
く2ン長を、ラン和蓄積用メモリエ3は×までに続いた
ラン長を示すこととなる。また、図形合成を行った結果
臼から黒、寸たは黒から白に状態が変化する場合に、制
御部22はそれ才でに続いたラン長を出力する。このよ
うにして図形合成を可能としている。
以上説明したように、本発明によればランレングス勾号
化された2枚の図形をドツトパターンに復号することな
く合成し、しかもその結果をランレングス符号化した形
式で得られるので、復号したドットバタ〜ン用メモリが
不要なこと、2ンレングス杓号のy号化処理とドツトパ
ターンのランレングス右号化処理の不要な利点がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図で取扱う図形例、第3図は第1図の装置を
用いて第2図の図形を合成する場合の第1図の各部の変
数値及び状態を示す図である。 1・・・・・・・・・重畳図形蓄積用メモリ、 2・・
・・・・・・・被重畳図形蓄積用メモリ、 3・・・・
・・・・・合成図形蓄積用メモリ、4.6.7.9.1
5.16.17  ・t・・・・・・・アントゲ−)、
5,8.14 ・・・・・・・・・オアゲート、10・
・・・・・・・・差分計算部、11,12.13・・・
・・・・・・ラン和蓄積用メモリ、18・・・・・・・
・・比較部、19・・・・・・・・・選択部、20・・
・・・・・・・和計算部、21・・・・・・・・・状態
管理部、22・・・・・・・・・制御部。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. ランレングス符号化された2両面分の図形を合成し、1
    画面分の図形を得る装+W において、合成する2画面
    の図形上の対応する位置にある2ラインから一つのラン
    を表すジンレングス符号を一つずつ取出し、その2個の
    符号が表すランの長さを比較する第1の手段と、その2
    個のランの長さの差の絶対値を長さとするランの符号を
    出方する第2の手段と、その2個のランの中から小さな
    ラン長を持つ符号を選択する第3の手段と、合成図形の
    27長を蓄える第4の手段と、第3の手段が出力するラ
    ン長と第4の手段が出力するラン長の和をラン長とする
    符号を出力−ノる第5の手段と、上記2個のランの白、
    黒の状態を記憶する第6の手段と、第1の手段の出力と
    第6の手段の出方に基づいて、第5の手段が出力する符
    号から合成図形を表す符号を選択し出力とし、第5の手
    段が出力する符号まだはラン長Oの符号から一つを選択
    し第4の手段に入力し、第2の手段が出力する符号と合
    成する2画面の図形上の対応する位置にある2ラインか
    ら得られる符号とから2個の符号を選択し第1、iil
    ¥2、第3の手段に入力する符号として登録する制御を
    行う第7の手段を備えることを特徴とする図形合成製置
JP57194603A 1982-11-08 1982-11-08 図形合成装置 Pending JPS5985175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57194603A JPS5985175A (ja) 1982-11-08 1982-11-08 図形合成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57194603A JPS5985175A (ja) 1982-11-08 1982-11-08 図形合成装置

Publications (1)

Publication Number Publication Date
JPS5985175A true JPS5985175A (ja) 1984-05-17

Family

ID=16327289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57194603A Pending JPS5985175A (ja) 1982-11-08 1982-11-08 図形合成装置

Country Status (1)

Country Link
JP (1) JPS5985175A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002315978A (ja) * 2001-04-21 2002-10-29 Kyushu Hitachi Maxell Ltd 発光表示装置を備えた小型電気機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002315978A (ja) * 2001-04-21 2002-10-29 Kyushu Hitachi Maxell Ltd 発光表示装置を備えた小型電気機器

Similar Documents

Publication Publication Date Title
CA2366349C (en) Data compression, control program for controlling the data compression
JPH10229492A (ja) ランレングス符号化ビットマップに画像処理操作を行う方法及びこの方法を実行する画像処理装置
DE2230188C2 (de) Arithmetisch-logische Einheit für einen Digitalprozessor für variable Wortlängen
KR0163464B1 (ko) 허프만 부호 복호화 회로
KR100339772B1 (ko) 데이터화일들의압축및압축해제방법
JPS5985175A (ja) 図形合成装置
JPH01252995A (ja) 画像情報表示装置
EP0996056A1 (en) Arithmetic device
JPWO2020156516A5 (ja)
JP2001245162A (ja) 画像処理装置
JPH07177040A (ja) 可変長符号化装置
JP2003280895A (ja) プロセッサ及び命令実行方法
US6029184A (en) Method of performing unsigned operations with signed instructions in a microprocessor
JPS59165107A (ja) プログラム表示機能を備えた数値制御装置
SU1465884A1 (ru) Устройство дл вычислени экспоненциальной функции
JP2594766B2 (ja) データ圧縮方式およびデータ圧縮方法
SU807257A1 (ru) Устройство дл ввода-вывода гра-фичЕСКОй иНфОРМАции
JPH0123034B2 (ja)
US6085207A (en) Method of performing signed operations with unsigned instructions in a microprocessor
JP2769057B2 (ja) デ−タ圧縮装置
JPS6098768A (ja) ランレングス符号のデコ−ド方法
US6018752A (en) Microprocessor for performing unsigned operations with signed instructions
JPH10262154A (ja) マルチカラー画像の符号化装置およびその方法ならびにマルチカラー画像の復号化装置およびその方法
JPS6373481A (ja) 文字・図形デ−タの圧縮伸張方式
JPS6162902A (ja) プログラマブルコントロ−ラ