JPS597970B2

JPS597970B2 - 系列信号発生回路

Info

Publication number: JPS597970B2
Application number: JP54012461A
Authority: JP
Inventors: 克彦小川; 真寿堀口
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1979-02-06
Filing date: 1979-02-06
Publication date: 1984-02-22
Also published as: JPS55105717A

Description

【発明の詳細な説明】本発明は、任意のパターンからなる系列信号を発生する
ことのできるプログラム可能な系列信号発生回路に関す
るものである。

各種回路においては、その動作上あるパターンからなる
タイミング信号列を必要とし、またこれらの回路を試験
するためにあるパターンからなるランダム信号列を必要
とする。

そのため、このような信号を発生するための系列信号発
生回路が用いられる。従来この種の回路はカウンタ、デ
コーダ、ＡＮＤ回路、ＯＲ回路およびフリップフロップ
等を用いて布線論理で構成されていた。

したがつて、ある系列信号を発生させるために構成した
回路で別の系列信号を発生させるには布線の変更が必要
となり、同一の回路構成で、任意の系列信号を発生させ
ることはできないという欠点があつた。そのため特別な
系列信号（例えばビデオ信号等）の発生回路のＬＳＩ化
は実現されている反面、任意の系列信号を発生する回路
のＬＳＩ化は実現されていない。本発明の目的は布線を
変更することなしに任意の系列信号を発生できるだけで
なく、複数の系列信号を同時に得ることができ、しかも
回路構成が単純で、プログラム可能な系列信号発生回路
を提供することにあり、その特徴は、本回路をプログラ
ム可能な論理素子であるＰＬＡ（プログラマプルロジッ
クアレイ）とシフトレジスタおよびフリップフロップに
よつて構成し、ＰＬＡをプログラムすることにより、任
意の系列信号を発生できるようにしたことにある。

第１図は本発明の系列信号発生回路の一実施例の構成を
示すブ頭ノク図である。

１０１はシフトレジスタアレイ入力決定部（以下ＳＲＡ
入力決定部という）であつて、回路外部からのｏか１の
値をとる制御入力Ｕ１〜ＵＭ（２値）および状態Ｘを〜
ＸＮ（２値）からＷｉ＝Ｆｉ（Ｘｌ，・・・，ＸＮ，Ｕ
ｌ，・・・，ＵＭ）ｉ＝１，・・・Ｌなる論理関数Ｆ
ｉにより、シフトレジスタアレイ入力（以下ＳＲＡ入力
という）Ｗ，〜ＷＬ（２値）を出力する。

１０２はシフトレジスタ（以下ＳＲという）を複数個並
べたシフトレジスタアレイ（以下ＳＲＡという）であり
、ＳＲＡ入力Ｗ１〜ＷＬをＳＲに入力し、状態Ｘ１〜Ｘ
Ｎを生成する。

さらに初期状態設定信号Ｐ１〜ＰＮ，Ｃｌ〜ＣＮにより
ＳＲＡＯ）ＳＲの初期状態を設定することができる。１
０３は状態Ｘ１〜ＸＮと制御入力Ｕ，〜ＵＭから発生系
列信号Ｙ１〜Ｙｐ（およびＹ１〜Ｙｐ）を生成する発生
系列決定部である。

１０４は状態Ｘ１〜ＸＮおよび制御入力Ｕ１〜ＵＭに基
づき、発生する系列信号の長さあるいは周期長を決定す
るための状態検出部であり、初期状態セツト信号１Ｒを
出力する。

１０５は初期状態設定部であつて、初期状態セツト信号
Ｒに基づき、初期状態１１〜ＩＮをＳＲＡｌＯ２にセツ
トする初期状態設定信号Ｐ１〜ＰＮ，Ｃ，〜ＣＮを生成
する。

１０６は回路外部からの初期状態制御入力Ｖ１〜ＶＫに
基づき、初期状態１，〜ＩＮを論理関数によつて得る初
期状態発生部である、１０７はタイミング発生部で、外
部からの基本クロツタ信号φ。

に従つて、ＳＲＡｌＯ２用のクロツク信号′７１）１お
よび発生系列決定部１０３用のクロツク信号φ２および
状態検出部１０４用のクロツク信号φ３を発生する。次
に第１図に示されたプロツク図における動作の概要を説
明する。まず本回路に外部からの制御信号Ｖ，〜ＶＫを
入力すると、初期状態発生部１０６は予めプログラムさ
れている初期状態，〜ＩＮを出力し、外部のりセツトキ
ーによるりセツト信号（図示せず）による初期状態セツ
ト信号ＩＲにより、初期状態設定部１０５は初期状態設
定信号Ｐ１〜ＰＮ，Ｃ，〜ＣＮを出力して、ＳＲＡｌＯ
２の状態を初期設定する。次にＳＲＡ入力決定部１０１
は外部からの本回路の制御入力Ｕ１〜ＵＭと、ＳＲＡｌ
Ｏ２内の各シフトレジスタの状態Ｘ１〜ＸＮ（初期状態
ではＩ，〜ＩＮと同一）に基づき、次の時点（ガ，クロ
ツクの時点）でのＳＲＡｌＯ２内の状態ｒ１〜ｘ′Ｎを
決定するＳＲＡｌＯ２への入力信号Ｗ１〜ＷＬを生成し
、同時に発生系列決定部１０３は、制御入力Ｕ，〜ＵＭ
とＳＲＡｌＯ２内のシフトレジスタの状態Ｘ１〜ＸＮか
ら、発生系列信号Ｙ１〜Ｙｐ（あるいはＹ，〜Ｙｐ）を
生成する。上記の動作をタイミング発生部１０ｒのクロ
ツクＦ，，Ｆ２，ガ。により繰り返すが、制御入力Ｕ１
〜ＵＭとＳＲＡｌＯ２内の各状態Ｘ１〜ＸＮが予め定め
られた値になると、状態検出部１０４は初期状態セツト
信号Ｒを出力して本回路を初期状態に戻し、同じパター
ン（あるいは異なるパターン）の系列信号を発生する。
次に順を追つて各プロツク１０１〜１０７の詳細な構成
図を示す。

第２図はＳＲＡ入力決定部１０１の一構成例を示し、Ｐ
ＬＡで構成している。２０１はＰＬＡに入力される状態
Ｘ１〜ＸＮ，２Ｏ２はＰＬＡに入力される制御入力Ｕ１
〜ＵＭ，２Ｏ３はＰＬＡの出力であるＳＲＡ入力Ｗ１〜
ＷＬ，２Ｏｌｌ〜２０４Ｎは状態Ｘ１〜ＸＮの否定をと
るインバータ回路、２０５１〜２０５Ｍは制御入力Ｕ，
〜ＵＭの否定をとるインバータ回路、２０６は積項を形
成するＡＮＤアレイ、２０７はＡＮＤアレイ２０６の論
理和をとる０Ｒアレイである。

第３図はＳＲＡｌＯ２の一構成例を示している。３０１
はＳＲＡに入力されるＳＲＡ入力Ｗ１〜ＷＬである。

３０２，１〜３０２１Ａ，３０２２１〜３０２２Ｂ，３
０２Ｌ１〜３０２ＬＣはＪＫフリツプフロツプ（以下Ｊ
Ｋ−Ｆ／Ｆという）であり、３０２，１〜３０２１Ａが
Ａ個のＪＫ−Ｆ／ＦからなるＳＲ，３Ｏ２２，〜３０２
２Ｂが圧固のＪＫ−ルＴからなるＳＲ，３Ｏ２Ｌｌ〜３
０２ＬｃがＣ個のＪＫ−Ｆ／ＦからなるＳＲであつて、
全体としてＬ個のＳＲが並び、それぞれがＡ個、Ｂ個、
・・・、Ｃ個のＪＫ−Ｆ／Ｆ（ここではＪＫ−Ｆ／Ｆを
用いたが、ＲＳ−Ｆ／Ｆ等でもよい）から構成されてい
る。

なおＡ＋Ｂ＋・・・＋Ｃ＝Ｎである。３０３はＳＲＡの
それぞれのＪＫ−Ｆ／Ｆの状態Ｘ１〜ＸＮである。

３０４はＪＫ−Ｆ／Ｐ３Ｏ２の初期状態を設定する初期
状態設定信号Ｐｌｌ〜ＰＬＣ，Ｃｌｌ〜ＣＬＣであつて
、Ｐｌｌ〜ＰＬＣはＪＫ−Ｆ／Ｆ３Ｏ２のプリセツト（
ＰＲ）端子に接続され、Ｃｌｌ〜ＣＬＣは−Ｆ／Ｆ３Ｏ
２のクリア（ＣＬＲ）端子に接続されている。

ＪＫ−Ｆ／Ｆ３Ｏ２はすべてＰＲ＝０，ＣＬＲ−１のと
き、Ｑ端子が１に、またＰＲ＝１，ＣＬＲ＝０のときに
Ｑ端子からの出力がＯになる。３０５１〜３０５Ｌは、
ＳＲＡ入力Ｗ１〜ＷＬ３Ｏｌのそれぞれの否定をとり３
０２１Ａ，３０２２Ｂ，・・・，３０２Ｌ００）Ｋ端子
に入力インバータ回路である。

３０６はＪＫ−Ｆ／Ｆ３Ｏ２の各クロツク（ＣＬＫ）端
子に送られるタイミング信号φ，である。

第４図は発生系列決定部１０３の一構成例を示している
。４０１は発生系列決定部に入力される状態Ｘ１〜ＸＮ
，４Ｏ２は発生系列決定部に入力される制御入力Ｕ１〜
ＵＭ，４Ｏ３は発生系列決定部からの出力である発生系
列信号Ｙ１〜ＹｐおよびＹ１〜Ｙｐである。

４０４１〜４０４Ｎは状態Ｘ１〜ＸＮ４Ｏｌの否定をと
るインバータ回路、４０５１〜４０５Ｍは制御入力Ｕ１
〜ＵＭの否定をとるインバータ回路、４０６はＡＮＤア
レイ、４０７は０Ｒアレイ、４０８１〜４０８ｐはＲＳ
−Ｆ／Ｆである。

０Ｒアレイ４０７の各出力線はＲＳ−Ｄ４゛４０８のＳ
端子およびＲ端子と接続されており、Ｙ１〜Ｙｐ（Ｙ，
〜Ｙｐ）４０３は、ＲＳ−Ｆ／Ｆ４Ｏ８ののＱ端子（Ｑ
端子）からの出力である。

４０９はＲＳ−Ｆ／Ｆ４Ｏ８の各クロツク（ＣＬＫ）端
子に送られるタイミング信号Ｔ２である。

４１０はＲＥＳＥＴ信号であつて、ＲＳ−Ｆ／Ｆ４Ｏ８
の各クリア（ＣＬＲ）端子に接続されており、ＲＥＳＥ
Ｔ＝Ｏによつて、Ｙ１＝・・・＝Ｙｐ＝０（Ｙ，＝・・
・＝Ｙｐ＝１）となる。

第５図は状態検出部１０４および初期状態設定部１０５
の一構成例を示す図である。

５０１は状態検出部、５０２は初期状態設定部をそれぞ
れ示している。

５０３は制御入力Ｕ１〜ＵＭ，５Ｏ４は状態Ｘ１〜ＸＮ
，５Ｏ５，〜５０５Ｍは制御入力５０３の否定をとるイ
ンバータ回路、５０６！〜５０６Ｎは状態５０４の否定
をとるインバータ回路、５０７はＡＮＤアレイ、５０８
は０Ｒアレイ、５０９はＤ−Ｆ／Ｆである。

０Ｒアレイ５０８の出力はＤ−Ｆ／Ｆ５Ｏ９のＤ端子に
入力され、Ｄ−Ｆ／Ｆ５Ｏ９のＱ端子から初期状態セツ
ト信号１Ｒを出力する。

さらにＤ−Ｆ／Ｆ５Ｏ９のプリセツト（ＰＲ）端子はＳ
Ｔと、クリア（ＣＬＲ）端子はＲＥＳＥＴと、クロツク
（ＣＬＫ）端子はタイミング信号Ｔ，とそれぞれ接続さ
れており、σテ＝０，ＣＬＲ＝１のときＱ＝０，ＳＴ＝
１，ＣＬＲ＝０のときＱ＝１となる。５１０は初期状態
設定部５０２に入力される初期状態１１１〜ＩＬＣであ
る。

５１１１１，５１１１Ａ，５１１Ｌ１，５１１ＬｃはＤ
−Ｆ／Ｐで、ＳＴの立下がりで動作する。

Ｄ−Ｆ−Ｆ５ｌｌｌ，のＱ端子およびＱ端子からはそれ
ぞれ１１１，Ｉ，１を出力しＪ他のＤ−Ｆ／Ｆも同様で
ある。５１２，５１３は０Ｒ回路であり、５１２１１は
Ｄ−Ｆ／Ｆ５ｌｌｌｌのＱ端子の出力と１Ｒ０）０Ｒを
とり、５１３１１はＤ−Ｆ／Ｆ５ｌｌのＱの端子の出力
とＩＲＯ）０Ｒをとる。

また他の０Ｒ回路についても同様である５１４は初期状
態設定信号Ｃ，，〜ＣＬＣ，Ｐｌｌ〜ＰＬＣであり、Ｃ
ｌｌ〜ＣＬＣはＳＲＡの各Ｆ／Ｆのクリア端子に、Ｐｌ
ｌ〜ＰＬＯはＳ・ＲＡの各Ｆ／Ｆのプリセツト端子に接
続されている。ＩＲ＝１のときは初期状態設定信号はす
べて１となり、ＳＲＡはクロツク信号つ，によつて動作
する。しかしＩＲ＝０のときＣｌｌ〜ＣＬＣはＤ−Ｆ／
Ｆ５ｌｌ，ｌ〜５１１Ｌｃ（７）Ｑ端子からの、Ｐｌｌ
〜ＰＬＣはＱ端子からの信号が出力される。したがつて
、あらかじめ初期状態５１０を与えておくと、ＳＴの立
下がりでＤ−Ｆ／Ｆ５ｌｌにラツチされＩＲ＝０によつ
てＳＲＡの各Ｆ／Ｆを初期状態に設定することが可能と
なる。第６図は初期状態発生部１０６の一構成例を示す
図である。

６０１は初期状態制御入力Ｖ１〜ＶＫ，６Ｏ２はインバ
ータ回路、６０３はＡＮＤアレイ、６０４は０Ｒアレイ
、６０５は初期状態である。

初期状態発生部は、回路外部からの初期状態制御入力６
０１にしたがつて、初期状態６０５を任意に発生させる
ように、ＰＬＡをプログラムすることが可能である。ま
た、ここではＰＬＡを用いて初期状態を発生するとした
が、ＰＲＯＭ，ＲＡＭ等のメモリを使つて、アドレスを
入力し７て、初期状態を出力するようにしてもよい。第
７図はタイミング発生部１０７と基本クロツク発生部の
一構成例を示す図である。

７０１はタイミング発生部、７０２は基本クロツク発生
部、７０３１〜７０３２はインバータ回路、７０４は水
晶発振器で、基本クロツク発生部７０２によつて基本ク
ロツクφ。

を出力する。７０５はＤ−Ｆ／Ｆでφｏの立上がりで動
作し、ｏ端子はＤ端子にフイードバツクされている。

Ｄ−Ｆ／Ｆ７Ｏ５のクリア（ＣＬＲ）端子は回路外部か
らのＲＥＳＥＴ信号が入力されており、ＲＥＳＥＴ＝０
によつてＱ＝０となる。７０６，７０７はインバータ回
路、７０８はＡＮＤ回路、７０９１〜７０９３はＮＡＮ
Ｄ回路で、タイミング発生部７０１はタイミング信号ガ
、，ブ，ブを出力する。

第８図は、第７図に示すタイミング発生部７０１の出力
Ｆｌ，も，ものタイムチヤート（この図ではφ。

，φ１，φ２，φ３を示している）である。ここで、パ
ルス幅τはＳＲＡ入力決定部１０１および発生系列決定
部１０３に用いるＰＬＡの遅延時間を考慮して決定され
る。さて第９図は本発明回路の具体的構成の一例を示す
図である。

９０１１は本回路外部からの制御入力Ｕｌ，Ｕ２であり
、９０１２は初期状態制御入力Ｖｌ，Ｖ２，９Ｏ２は本
回路外部への発生系列信号Ｙｌ，Ｙｌである。

９０３１〜９０４４は、入力９０１１，９０１２の否定
をとるインバータ回路である。

９０４はＡＮＤアレイで、第２図のＳＲＡ入力決定部の
ＡＮＤアレイ２０６と第４図の発生系列決定部のＡＮＤ
アレイ４０６と第５図の状態検出部のＡＮＤアレイ５０
７．（！１．第６図の初期状態発生部のＡＮＤアレイ６
０３を１つのＡＮＤアレイとして表現したものである′
。

９０５は０Ｒアレイで、ＡＮＤアレイ９０４と同様に、
０Ｒアレイ２０７，４０７，５０８，６０４を１つの０
Ｒアレイとして表現したものである。

９０６１１，９０６１２，９０６２１，９０６２２はＤ
−Ｆ／Ｆ（第３図ではＪＫ−Ｆ／Ｆを用いてＳＲＡを構
成するとしたが、ここではＤ−Ｆ／Ｆを用いることにす
る）で、Ｄ−Ｆ／Ｆ９Ｏ６ｌｌ，９Ｏ６ｌ２およびＤ−
Ｆ／Ｆ９Ｏ６２ｌ，９Ｏ６２２はそれぞれシフトレジス
タ（ＳＲ）を構成している。

Ｄ−Ｆ／Ｆ９Ｏ６の各Ｑ端子からの出力はＡＮＤアレイ
９０４にフイードバツクされる。９０７は状態Ｘ１〜Ｘ
４であり、９０８１〜９０８４は状態Ｘ１〜Ｘ４９Ｏ７
の否定をとるインバータ回路である。

９０９はＲＳ−Ｆ／Ｆで、第４図の発生系列決定部１０
３のＲＳ−Ｆ／Ｆ４Ｏ８と同様の働きをする。

９１０はＤ−Ｆ／Ｆで、第５図の状態検出部５０１のＤ
−Ｆ／Ｆ５Ｏ９と同様の働きをする。

９１１は初期状態設定部で、第５図の初期状態設定部５
０２と同じ構造（第９図ではＬ＝２，Ａ＝Ｃ＝２とした
）である。

９１２は０Ｒアレイ９０５の出力の一部である初期状態
１，，〜１２２である。

９１３はタイミング発生部で回路外部からの基本クロツ
クφ。

およびりセツト信号ＲＥＳＥＴｌストローブ信号ＳＴに
よつて、タイミング信号も，Ｆ２，φ，を発生する。ま
たりセツト信号ＲＥＳＥＴはＲＳ−Ｆ／Ｆ９Ｏ９および
Ｄ−Ｆ／Ｆ９ｌＯのクリア（ＣＬＲ）端子に、そして初
期状態設定部９１１に送られ、ストローブ信号ＳＴはＤ
−Ｆ／Ｆ９ｌＯのプリセツト（ＰＲ）端子と初期状態設
定部９１１に送られる。ここに示した本回路の構成例で
は、制御入力数２（＝Ｍ）、初期状態制御入力数２（＝
Ｋ）、状態数４（＝Ｎ）、発生系列信号数１（＝Ｐ）、
ＳＲの数２（＝Ｌ）、それぞれのＳＲに含まれるＦ／Ｆ
の数２（＝Ａ）、２（＝Ｃ）としたが、Ｍ，Ｋ，Ｎ，Ｐ
，Ｌ，Ａ，Ｃの数は任意である。但し、Ｌ個のＳＲに含
まれるＦ／Ｆの数の合計はＮである。また第９図のＡＮ
Ｄアレイ９０４，０Ｒアレイ９０５からなるＰＬＡ上の
プログラムを○印で示してある。第１０図は第９図の回
路を動作させたときのタイムチヤートである。ＲＥＳＥ
Ｔ，ＳＴは回路外部からの信号、φ１，ψ２，つ。はタ
イミング発生部９１３からの信号、Ｙ１は回路外部への
発生系列信号９０３、ＩＲはＤ−Ｆ／Ｆ９ｌＯのＱ端子
からの出力を示す。また制御入力は発生する系列信号を
実時間で変更する等の機能を有し、初期状態制御入力は
初期状態を変更する等の機能を有する。ここで、第９図
の回路動作を説明する前に、次のような仮定を設ける。
制御入力９０１１はＵ１＝１，Ｕ２．＝０、初期状態制
御入力９０１２はＶ１＝１，２＝Ｏとする。これらの制
御入力９０１，９０２は、外部から発生しようとする発
生系列信号を選択するコマンド信号として用いられるが
、ここではそれぞれの入力に対する選択枝は１つとする
。

さて第１０図のタイムチヤートに示すように最初、第９
図に示す回路でりセツト信号ＲＥＳＥＴ＝０により、Ｒ
Ｓ−Ｆ／Ｆ９Ｏ９のＱ端子は０１すなわちＹ１がＯに、
またＤ−Ｆ／Ｆ９ｌＯの１Ｒが１になる。

次にストローブ信号ＳＴ＝０により、タイミング信号？
１，Ｆ２，ψ３が１に、丘＝０になる。このとき１−１
，２＝０から１２２＝ＵｌＵ２ｌ２なので初期状態が１
１１＝，２＝２，＝０，１２２＝１（０Ｒアレイで接点
のない所の出力は常にＯとする）となり、初期状態設定
部９１１からＲ＝０により、Ｃｌｌ＝Ｃｌ２＝Ｃ２ｌ＝
Ｐ２２＝０，Ｐ，１＝Ｐｌ２＝Ｐ２，＝Ｃ２２＝１が出
力し、Ｄ−Ｆ／Ｆ９Ｏ６の初期値をＸ，＝Ｘ２＝Ｘ３＝
０，Ｘ４＝１と設定する。次にＳＴ＝１となりタイミン
グ発生部９１３からタイミング信号φ，，φ２，φ３を
発生する。Ｄ−Ｆ／Ｆ９Ｏ６，２のＤ端子にには（Ｘｌ
Ｘ，＋ＸｌＸ３）｛ＪｌＵ２が、Ｄ−Ｆ／Ｆ９Ｏ６２，
のＤ端子にはＸ，Ｕ，Ｕ２が、Ｄ−Ｆ／Ｆ９ｌＯのＤ端
子にはＸ，Ｘ，Ｘ，Ｘ４ＵｌＵ２が、そしてＲＳ−Ｆ／
Ｆ９Ｏ９のＳ端子には（ＸｌＸ２Ｘ３Ｘ４＋ＸｌＸ２Ｘ
３Ｘ４）ＵｌＵ２が、Ｒ端子にはＸ，Ｘ２Ｘ３ＵｌＵ２
がプログラムされているので、Ｄ−Ｆ／Ｆ９Ｏ６ｌ２，
９Ｏ６２２のＤ端子には各々Ｏが、Ｄ−Ｆ／Ｆ９ｌＯの
Ｄ端子は０が、ＲＳ−Ｆ／Ｆ９Ｏ９のＳ端子は１が、Ｒ
端子はＯが入力されている。次にＶ）１の立下がりのと
きＩＲ＝０だからＤ−Ｆ／Ｆ９Ｏ６は動作せず初期状態
のままである。次にもの立下がりでＲＳ−Ｆ／Ｆ９Ｏ９
がセツトされＹ１＝１になる。次にＴ３の立下がりでＤ
−Ｆ／Ｆ９ｌＯのＱ端子は１となり、Ｄ−Ｆ／Ｆ９Ｏ６
をクロツク信号での動作状態にする。次にＴ１の立下が
りでＤ−Ｆ／Ｆ９Ｏ６が動作し、Ｘ１＝Ｘ２＝Ｘ４＝０
，Ｘ３＝１となる。このときＤ−Ｆ／Ｆ９Ｏ６！２，９
０６２２のＤ端子にはそれぞれ１，０が、Ｄ−Ｆ／Ｐ９
ｌＯのＤ端子にはＯが、ＲＳ−Ｆ／Ｆ９Ｏ９のＳ端子お
よびＲ端子にはＯが入力されている。したがつてφ２の
立下がりでＲＳ−Ｆ／Ｆ９Ｏ９の出力には変化はなく、
φ３の立下がりでＤ−Ｆ／Ｆ９ｌＯΦ端子の出力は１の
ままである。次にψ１の立下がりでＤ−Ｆ／Ｆ９Ｏ６が
動作し、Ｘ１＝Ｘ３＝為＝０，Ｘ２＝１となり、Ｄ−Ｆ
／Ｆ９Ｏ６ｌ２，９Ｏ６２２のＤ端子にはそれぞれ０，
０、Ｄ−Ｆ／Ｆ９ｌＯのＤ端子には０，．ＲＳ−Ｆ／Ｆ
のＳ端子、Ｒ端子はそれぞれ０，１が入力される。した
がつてガ，の立下がりでＲＳ−Ｆ／Ｆ９Ｏ９がリセツト
されＹ１＝Ｏになり、Ｆ３の立下がりでｎ＝１のままで
ある。次にψ１の立下がりでＸ１＝１，Ｘ２＝Ｘ３＝Ｘ
４＝Ｏとなり、Ｄ−Ｆ／Ｆ９Ｏ６ｌ２，９Ｏ６２２のＤ
端子はそれぞれ１，１が、Ｄ−Ｆ／Ｆ９ｌＯのＤ端子は
Ｏが、ＲＳ−Ｆ／Ｆ９Ｏ９のＳ端子、Ｒ端子にはそれぞ
れ１，０が入力され、フの立下がりでＹ，＝１となり、
もの立下がりでｎ＝１のままである。次にＦ，の立下が
りで、Ｘ１＝Ｘ３＝０，Ｘ２＝Ｘ４＝１となり、ＲＳ−
Ｆ／Ｐ９Ｏ９のＳ端子、Ｒ端子には０，１が、Ｄ−ルク
９１０のＤ端子には１が入力される。したがつて″７！
）２の立下がりでＹ１＝Ｏとなり、ヴ．の立下がりでＩ
Ｒ＝Ｏとなる。このときＤ−Ｆ／Ｆ９Ｏ６には初期状態
Ｘ１＝Ｘ２＝Ｘ，＝０，Ｘ４＝１がセツトされ、タイミ
ングψ１，フ，Ｗ３を発生していくとともに前記の動作
を繰り返す。以上が本回路の動作の一例である。

ここでは制御入力数、初期状態制御入力数を２、発生系
列信号数を１、Ｆ／Ｆを２個ずつもつＳＲを２個使つて
説明してきたが、これらの数は任意でよい。また制御入
力の種類をＵ１＝１，Ｕ２＝Ｏの１種に限つたが、制御
入力の数に従つて、コマンドの種類を増やすことが可能
であり、コマンドを変えることにより発生系列信号を変
更することができる。また初期状態制御入力によつて初
期状態を変更することができ、発生系列信号を任意にシ
フトさせることが実時間で可能になる。また、ここでは
初期状態セツト信号１Ｒは１種類であり、Ｄ−Ｆ／Ｆ９
ｌＯの数も１個であつたが、状態検出部のＤ−Ｆ／Ｆ（
第９図ではＤ−ル？９１０）の数を増やし、初期状態セ
ツト信号も複数にすることにより、ＳＲＡの状態を部分
的に設定することができる。

さらに発生系列決定部のＲＳ−Ｆ／Ｆ（第９図ではＲＳ
−Ｆ／Ｆ９Ｏ９）の一部を制御入力および初期状態制御
入力にフイードバツクして、ＰＬＡのプログラムを適当
に作ることにより、発生系列信号を自動的に変更するこ
とが可能である。また本発明の構成例に用いるＰＬＡは
、各入力に対してインバータ回路を設け、１ビツトデコ
ーダ方式をとつたが、入力のデコーダ方式は２ビツト以
上の方式を用いてもよい。以上説明したように本発明の
系列信号発生回路は、プログラム可能な論理素子である
ＰＬＡおよびシフトレジスタを複数並べたシフトレジス
タアレイと状態検出用のＦ／Ｆと、系列信号発生用のＦ
／Ｆを設けたことによつて、例えば各種回路においてそ
の動作上必要とするタイミング信号列や、各種回路の試
験のためのランダム信号列のような系列信号を発生する
ことができる。本発明の系列信号発生回路によれば、（
１）プログラム論理に任意の系列信号を発生でき、（Ｉ
ｉ拠部からの制御入力により発生する系列信号の種類を
選択でき、０１１糾部からの初期状態制御入力により実
時間で発生する系列信号の長さを変更でき、●Ｖ）アレ
イ構造のためＬＳＩ化が容易である等の利点がある。

【図面の簡単な説明】

第１図は本発明の系列信号発生回路の一実施例の構成を
示すプロツク図、第２図はシフトレジスタアレイ（ＳＲ
Ａ）入力決定部の一構成例を示す図、第３図はＳＲＡの
一構成例を示す図、第４図は発生系列決定部の一構成例
を示す図、第５図は状態検出部および初期状態設定部の
一構成例を示す図、第６図は初期状態発生部の一構成例
を示す図、第７図はタイミング発生部の一構成例を示す
図、第８図はタイミング発生部のタイムチヤート、第９
図は本発明回路の具体的構成の一例を示す図、第１０図
は第９図の発生系列信号のタイムチヤートである。１０１・・・・・・ＳＲＡ入力決定部、１０２・・・・
・・ＳＲＡ、１０３・・・・・・発生系列決定部、１０
４・・・・・・状態検出部、１０５・・・・・・初期状
態設定部、１０６・・・・・・初期状態発生部、１０７
・・・・・・タイミング発生部、２０１・・・・・・状
態、２０２・・・・・・制御入力、２０３・・・・・・
ＳＲＡ入力、２０４，〜２０４Ｎ，．２０５１〜２０５
Ｍ・・・・・・インバータ回路、２０６・・・・・・Ａ
ＮＤアレイ、２０７・・・・・・０Ｒアレイ、３０１・
・・・・・ＳＲＡ入力、３０２１１〜３０２Ｌｃ・・・
・・・ＪＫ−Ｆ／Ｆ、３０３・・・・・・状態、３０４
・・・・・・初期状態設定信号、３０５１〜３０５Ｌ・
・・・・・インバータ回路、３０６・・・・・・タイミ
ング信号Ｗ，、４０１・・・・・・状態、４０２・・・
・・・制御入力、４０３・・・・・・発生系列信号、４
０４１〜４０４Ｎ，４０５１〜４０５Ｍ・・・・・・イ
ンバータ回路、４０６・・・・・・ＡＮＤアレイ、４０
７・・・・・・０Ｒアレイ、４０８１〜４０８ｐ・・・
・・・ＲＳ−Ｆ／Ｆ、４０９・・・・・・タイミング信
号φ２、４１０・・・・・・りセツト信号、５０１・・
・・・・状態検出部、５０２・・・・・・初期状態設定
部、５０３・・・・・・制御入力５０４・・・・・・状
態、５０５，〜５０５Ｍ，５０６１〜５０６Ｎ・・・・
・・インバータ回路、５０７・・・・・・ＡＮＤアレイ
、５０８・・・・・・０Ｒアレイ、５０９・・・・・・
Ｄ−Ｆ／Ｆｌ５ｌＯ・・・・・・初期状態、５１１１１
〜５１１Ｌｃ・・・・・・Ｄ−Ｆ／Ｆｌ５ｌ２ｌｌ〜５
１２Ｌｃ，５１３１１〜５１３Ｌｃ・・・・・・Ｄ−Ｆ
／Ｆｌ５ｌ４・・・・・・初期状態設定信号、６０１・
・・・・・初期状態制御入力、６０２１〜６０２Ｋ・・
・・・・インバータ回路、６０３・・・・・・ＡＮＤア
レイ、６０４・・・・・・０Ｒアレイ、６０５・・・・
・・初期状態、７０１・・・・・・タイミング発生部、
７０２・・・・・・基本クロツク発生部、７０３１〜７
０３２・・・・・・インバータ回路、７０４・・・・・
・水晶発振器、７０５・・・・・・Ｄ−Ｆ／Ｆｌ７Ｏ６
〜７０７・・・・・・インバータ回路、７０８・・・・
・・ＡＮＤ回路、７０９１〜７０９３・・・・・・ＮＯ
Ｄ回路、９０１１・・・・・・制御入力、９０１２・・
・・・・初期状態匍脚入力、９０２・・・・・・発生系
列信号、９０３・・・・・・インバータ回路、９０４・
・・・・・ＡＮＤアレイ、９０５・・・・・・０Ｒアレ
イ、９０６，１〜９０６２２・・・・・・Ｄ−Ｆ／Ｆｌ
９Ｏ７・・・・・・状態、９０８，〜９０８４・・・・
・・インバータ回路、９０９・・・・・・ＲＳ−Ｆ／Ｆ
ｌ９ｌＯ・・・・・・Ｄ−Ｆ／Ｆ、９１１・・・・・・
初期状態設定部、９１２・・・・・・初期状態、９１３
・・・・・・タイミング発生部。

Claims

【特許請求の範囲】

１系列信号発生回路において、回路外部からの制御入
力と回路内部の状態に基づきシフトレジスタアレイへの
入力信号を生成するシフトレジスタアレイ入力決定部と
、該シフトレジスタアレイ入力決定部の出力と初期状態
設定信号に基づき前記回路内部の状態を生成するシフト
レジスタを複数個並べたシフトレジスタアレイと、前記
回路外部からの制御入力と前記回路内部の状態に基づき
発生系列信号を回路外部へ出力する発生系列決定部と、
前記回路内部の状態と前記回路外部からの制御入力に基
づき前記シフトレジスタアレイの状態をセットするタイ
ミング信号を出力する状態検出部と、該状態検出部の出
力信号と初期状態に従つて該初期状態を設定する前記初
期状態設定信号を発生する初期状態設定部と、回路外部
からの初期状態制御入力に基づき前記初期状態を生成す
る初期状態発生部と、回路内部のタイミングを制御する
タイミング発生部を設けたことを特徴とする系列信号発
生回路。