JPS5979576A - 電界効果型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ　　発明の技誓分野 不発明は電界効果型半導体装置、特にケート長を帰線し
、電極及び導電路の抵抗が低減されて優れた高周波特性
をイアする化合物半導体電界効果トランジスタに関する
。

（１〕）技術の背景 高周波特性のすぐれた半導体装置を実現するために必要
な要件として、イ１導箱、媒体の移動距離が知いこと、
すなわち、半導体≠附の幾何学的寸法が小さいことと（
ロ）導電媒体の移動速度が大きいことが第１にあけられ
ることは周知であり、この要件を充足するために微細な
パターンの実現、高い電子またはホール移動度の実現に
対する努力がなされており、高い１Ｌ子移動度を実現す
る手段として、砒化カリウム（（１ａＡ　ｓ　）、アル
ミニウムガリウム砒素（Ａ　Ｉ　Ｇａ　Ａｓ　）　、燐
化インゾウム（Ｉｎｐ）等の化合物半導体が材料として
使用されており、さらに、材料固有の電子移動度より大
きな電子移動度を実現するために高電子移動度トランジ
スタが開発されている。

また、すべての電気回路の時定数は勿論、遮断周波数等
の高周波特性は導電路の抵抗に依存するから、半導体Ｈ
Ｗにおいても導電路の抵抗は小さいことが望ましい。こ
の点からは、導電路となる領域の不純物濃度は高いこと
が望ましい。しかし、−万、不純物濃度の増大は空乏層
の伸展を阻害するから、ゲート下部領域においては、不
純物濃度の選択に制限がある。したがって、トランジス
タのしきい値電圧等の特性に影響を与えることなく導電
路の抵抗を減少するには、ゲート下部領域以外の領域（
・こおいて不純物濃度を増加することが有効である。

特に、高周波特性のすぐれた半導体装置を作りつる材料
である化合物半導体は一般に光面準位密度が高いので、
ゲート領域以外の導電路領域において表面の空乏層が発
生しやすく、心電路の断面積を減少させる結果となり抵
抗増加の原因となるから、ゲート下部領域以外の領域に
おいては不純物濃度を論くしておくことが望ましい。

（ｃｌ　　従来技術と問題点 このような理由によって、従来高周波用、高速度スイッ
チング用電界効果トランジスタ等の半導体ｖｅＩｉｊｃ
にあっては、電極とのオーミｙり接触を良好にし、かつ
導電路とする半導体領域の抵抗率を減少させるために、
ソース・ドレイン領域部に高濃度の不純物を選択的に導
入している。

特にこの不純物導入領域をゲート電極に対しで整合させ
るために、半導体基体の動作層上に配設されたゲート電
極をマスクの一部として不純物を高濃度にイオン注入し
熱処理を施して注入されたイオンを活性化することによ
って、高不純物濃度領域を形成して、ここにオーミック
接触するソース°ドレイン電極を設ける構造がとられて
いる。

化合物半導体装置に関して前記構造を適用する一例とし
ては、例えば本件出願人が先に特願昭５５−１８９５４
４号によって提供した半導体装置及びその製造方法があ
る。

しかしながら、ゲート電極をマスクとしてイオン注入法
によって不純物を導入するセルフアライメント法では、
半導体装置の高速度化のためにゲート長が短縮され特に
１〔μｍ〕程度或いはそれ以下とされる場合には、ゲー
トしきい値電圧が大きく変化してその制御が困難になる
という問題が明らかとなって来ている。このゲートしき
い値電圧の変化は、イオン注入法によって導入される不
純物がゲート電極に被覆された動作層とする半導体領域
内に拡散してこの領域の不純物濃度が変化することによ
って生じ、この不純物拡散の要因としては、イオン注入
の際の基板結晶格子との衝突による不純物の散乱及び注
入イオンの活性化のための熱処理の際の不純物の横方向
への熱拡散があるが、この二要因は何れも構造、材料及
び製造方法等の選択によって軽減される可能性をもつも
のの、本質的に阻止するこ、とは不可能である。

以上述べたセルファライン法における問題点を解決する
手段の一つとして、本件出願人等が先に特願昭５７−０
３０００５号によって提供した製造して動作層を形成し
、該動作層上の一部領域にゲート電極を形成し、該ゲー
ト電極をマスクとして前記動作層をソース・トレイン形
成領域から除去し、該除去された領域にｎ型不純物を含
有する半導体埋め込み層を成長させ、該埋め込み層上に
ソース電極とドレイン電極とを形成する製造方法を提供
するものであり、更に高電子移動度トランジスタについ
ても前記方法と同様な製造方法を提供している。

前記先願発明はゲート電極下の動作層領域の寸法や不純
物濃度の卯には影響を与えることなく、ソース・ドレイ
ン領域においてのみ不純物濃度を増加してこの領域にお
ける抵抗率を減少させることが可能であるが、その製造
方法はやや複雑であり、才たデー１−−ソース・１・゛
レイン間耐電圧の確保などが困難である。

［ｄｌ　　発明の目的 本発明はゲート電極下の動作層領域の寸法や不純物濃度
分布には影響を与えることなく、ソース・ドし・イン電
極のオーミック鼠触抵抗と心電路とすく〕半導付領域の
抵抗とを減少させて、高周波。

高速度スイッチング特性の良好な′龜異物果型牛導体装
置、特に化合物半導体電界効果トランジスタを提供する
ことを目的とする。

（ｅｌ　　発明の構成 本発明の前記目的は、半導体基体、該半導体基体に選択
的に形成された動作層、該動作層上に配設されたケート
電極、該動作層上に、ゲート・？［極を挾んで対向配置
された一対の４電性千尋体領域、と 該半導体領域に抵抗接触する電極＄を俯えてなる電界効
果型半導体装置により達成される。

げ）　発明の実施例 以下本発明を実施例により図面を参照して具体的に説明
する。

第１図乃至Ｎ４図はＧａＡｓショットキバリア電界効果
トランジスタに係る本発明の第１の実施例の主要製造工
程を示す断面図であり、製造方法を例示しつつ不実施例
の構造を説明する。

第１図参照 半絶縁性Ｇａ　Ａｓ基板１の半導体装置形成領域のに選
択的にイオン注入し、次いで例えば温度８５０［：’Ｃ
）、時間１５分間程度の活性化熱処理を行なうことによ
って、厚さ０１〔μｍ〕程度に不純物濃度１×１０１７
〔ｃｍ−３〕程度のｎ型動作層２を形成する。

次いで後に説明する選択エピタキシャル成長温度におい
てもゲートの％性を失なわない材料によってゲート電極
３を動作Ｎ２上に設けるｏ＊恵施例においては、タンツ
ステンシリサイド（Ｗ５Ｓｉｓ）（スパッタ法によって
例えば厚さ０．４（μｍ〕程度にＱａ　Ａｓ基板１面上
に被着し、フォトリソグラフィ法とエツチング法とによ
って、例えばケート幅３０〔μｍ〕、ゲート長２〔μｍ
〕程度にゲートを極３を形成する。

第２図参照 Ｇａ　Ａｓ基板１面上のゲート電極３以外の領域に選択
的にｎ型高不純物濃度半導体層４をエピタキシャル成長
させる。不実施例においては有機金属熱分解気相成長方
法（以下ＭＯＣＶＤ法と略称すＡｓ る）によって、ハイドライドアイレシン（ｌＪ７１−ｆ
３）とトリメチルガリウム（’（ＣＨ３）ｓ　Ｇａ）　
ｋひに硫化水素（ｉ−１２８）を窒素（Ｎ２）ガスと共
に反応管に送り、温度約６００〔０Ｃ〕においてｎ十型
Ｑａ　Ａ　＠層４をゲート電極３と同等の厚さ約０４〔
μｍ〕に成長させる。

このｎ＋型ＱａＡｓ層４の不純物濃度は２×１０１８〔
α−３〕程度であって、従来ソース・ドレイン領域の形
成で一般に行なわれているイオン注入法による場合には
不純物濃度分布は深さ方向に正規分布をなし、その最大
＠度の位置においてもｌＸ１０１８で［３〕程度を超え
ることができないのに対して、不実施例のｎ十型Ｑａ　
Ａｓ層４は不純物濃度が高く抵抗率が減少している。ま
たエピタキシャル成長層は任意に厚くすることが可能で
あって、本実施例においても従来のソース・ドレイン領
域の有効深さより厚く成長させておりこの点からも抵抗
値が減少する。

第３図参照 ゲート逆方向耐電圧を確保するために、ゲート電極３を
例えはフレオン（ＣＦ４）と酸素（０２）との混合ガス
を用いてプラズマエツチンクする。

このゲー）ＩＩ極エッチンク処理によって、処理前にお
いては例えば０２乃至１〔Ｖ〕程度で不安定であったゲ
ート逆方向耐電圧を１ｏ（Ｖ”３程度以上に安定させる
ことができる。

次いでｎ４−型ＧａＡｓ層４の動作層２以外の部分を選
択的に除去する。不実施例においては二酸化シリコン（
Ｓｉ０２）をマスクとして弗酸（ＨＦ）と水（ＨｚＯ）
と過倍化水素（Ｈ２０ｚ）の混＠桔多エツチャン１−と
する化学エツチング法によって行なう。

第４図参照 ｎ＋型ＧａＡｓ層４にオーミック接触するソース電極５
及びドレイン［極６を設けるっ不実施例においては、従
来技術によって、金ゲルマニウム／金（Ａｕ　Ｇｅ　／
へＵ）を用いてこれらの電極を形成している。この様に
して本実施賃（１のＧａＡｓショットキバリア電界効果
異物ンンスタ累子が素子する。

なお第２の実施例として第５図に示す如く、先の第１の
実施例において行なわれたｎ十型ＧａＡｓ層４の選択的
除去に代えて、素子分離領域７７ｉ−例えば酸素（０）
イオン或いはクロム（Ｃｒ）イオン等のイオン注入によ
るｎ型ＧａＡｓ層４の高抵抗化によって形成する構造は
、集積回路化に適している。

以上説明した実施例においては、ゲート電極３の厚さを
従来と同様に０．４〔μｍ〕程度としているが、本発明
においては従来のイオン注入のマスクとする場合とは異
なり、その厚さ及び形状には製造工程上の制約はない。

また本発明の高不純物濃疫学導体層のエピタキシャル成
長には本実施例の如きＭＯＣＶＩ）法或いは分子庫エピ
タキシャル厄長方法等適宜の方法を適用することが可能
であるが、従来技術によるイオン注入後の活性化温度が
例えば８００［０Ｃ：］程度であるのに対して、エピタ
キシャル成長温度が例えば６００［：’Ｃ）程度と一般
に低くすることが可能であるために、前記実施例の如く
高融点金属珪化物を用いることは必ずしも必要ではなく
、ゲート電極材料及び積層構造等を従来より幅広く選択
することが可能となる。

以上説明した如く不発明の半導体装置は、イオン注入及
び熱処理による注入イオンの活性化を行なわないために
ゲート電極下の動作層領域への注入イオンの歓乱がなく
、横方向への熱拡散も少ない。従ってゲートしきい値電
圧はゲート長が短縮オーミνり接触電極が設けられるた
めに良好なオーミック接触が得られ導電路も低抵抗であ
って、ソース抵抗・ドレイン抵抗が減少する。

またゲート電極の材料、構造の選択範囲が拡大されるこ
とによって、ゲート電極の抵抗率の減少が可能となり或
いはパターン形成が容易となる。

以上述べた効果によって高周波、高速度スイッチング特
性等を従来より大幅に改善することができる。その−例
として、ＴＯ／Ｉ）構成りＣＦＬ　ＩＪソング振器のケ
ート１段当りの遅延時間カタ゛、従来のセルフアライメ
ント形で可能な最短ゲート長１５〔μｍ〕することがで
きる。

以上説明した実施例はショットキバリア電界効果トラン
ジスタの例であるが、本発明は半導体基才 トキバリア電界効果トランジスタと同様にターミック接
触及び導電路の抵抗の低減等の効果を得ることが可能で
ある。

ｔｇｌ　　発明の詳細 な説明した如く不発明によれば、ゲート長が短縮された
場合にもケートしきい値電圧を安定に保持しつつ、ソー
ス・ドレイン電極のオーミック接触及び導電路の抵抗が
低減され、更にゲート′ＩＩＬ極の低抵抗化も可能とな
り、高周波特性、高速度フイッチンク特性の優れた半導
体装置、特に化θ物半導体を使用する電界タカ果トラン
ソスクか提供される。

【図面の簡単な説明】

第１図乃至第４図は電界効果トランジスタに係る本発明
の第１の実施例を主要製造工程例において示す断面図、
第５１！：＜１は第２の実施例の断面図である。 図において、１は半絶縁線性りａＡｓ基板、２はｎｉＶ
、ｉｊ作層、３はゲート電極、４はｎ十型Ｇａ　Ａｓ層
、５はソース電極、６はドレイン電極、７は素子分離領
域を示す。 才　　１　　図

Claims (1)

【特許請求の範囲】
1. 半導体基体、該牛褥体Ｅ体に選択的に形成されたり（υ
   作層、該動作層上に配設されたケート電極、該動作層上
   に、ゲート電極を挾んで対向配置された一対のアミＩ重
   性半導体領域、該半碍体領域に抵抗拶触する電極とを佃
   え（ｆ、ｒることそ特徴とする電界効果型半導体装置っ