JPS5977507A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS5977507A JPS5977507A JP18839182A JP18839182A JPS5977507A JP S5977507 A JPS5977507 A JP S5977507A JP 18839182 A JP18839182 A JP 18839182A JP 18839182 A JP18839182 A JP 18839182A JP S5977507 A JPS5977507 A JP S5977507A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- program
- execution
- time
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、長いシーケンスプログラムを実行する場合に
高速処理を可能としたシーケンス制御装置に関する。
高速処理を可能としたシーケンス制御装置に関する。
シーケンス制御装置に長いシーケンスプログラムを一度
に解析させると、シーケンス制御ａ１；中のＣＰＵは、
長時間シーケンスプログラム解析に占有されてしまうの
で他のデータ処理が行えず、効率が低下するという欠点
がある。そこで従来４Ｊ、各命令毎に実行時間を管理す
ることか行われＣいた。すなわち、シーケンスプログラ
ム解析以外のデータ処理を実行する必要があるときは、
バーＩ・ウェア構成による「割り込めＪが行われていた
。
に解析させると、シーケンス制御ａ１；中のＣＰＵは、
長時間シーケンスプログラム解析に占有されてしまうの
で他のデータ処理が行えず、効率が低下するという欠点
がある。そこで従来４Ｊ、各命令毎に実行時間を管理す
ることか行われＣいた。すなわち、シーケンスプログラ
ム解析以外のデータ処理を実行する必要があるときは、
バーＩ・ウェア構成による「割り込めＪが行われていた
。
しかしながら、このような「割り込め」手〆Ｊ：による
従来法では、−命令毎の実行時間が長くなるので、プロ
グラム全体の実行時間か長くなることが避けられず、ま
た１割り込め」のため構成が複雑となっていた。
従来法では、−命令毎の実行時間が長くなるので、プロ
グラム全体の実行時間か長くなることが避けられず、ま
た１割り込め」のため構成が複雑となっていた。
本発明は、上記従来の欠点を解消することを目的とし、
高速処理を可能としたシーケンス制御装置を提供するも
のである。
高速処理を可能としたシーケンス制御装置を提供するも
のである。
以下本発明を図面に示ず具体的実施例に基ついて説明す
る。図中（１）はシーケンスプログラマ、（２）は内部
ハ゛ス、（３）はソーケンスプログラムメモリ、（４）
はシーケンス中断回路、（５１Ｌ’Ｊノーケンス制ｆａ
１１部である。
る。図中（１）はシーケンスプログラマ、（２）は内部
ハ゛ス、（３）はソーケンスプログラムメモリ、（４）
はシーケンス中断回路、（５１Ｌ’Ｊノーケンス制ｆａ
１１部である。
このような構成の装置において、まず、オペレータは、
シーケンスプログラマ（」）にてシーゲンスプログラム
をＩＪら込む。シーケンスプログラマ（１）は打Ｉノ込
まれたプ１コグラムの実行時間を積算し、所定の継続時
間まで積算するとその時点のシーゲンスプＩ：１グラム
上にシーケンス実行を一時中断する旨の擬似命令を挿入
してプ［１クラムノモリ（３）へ転送する。なお、転送
される際にはプロクラムは当然、機械語に翻８ｊ（され
ている。
シーケンスプログラマ（」）にてシーゲンスプログラム
をＩＪら込む。シーケンスプログラマ（１）は打Ｉノ込
まれたプ１コグラムの実行時間を積算し、所定の継続時
間まで積算するとその時点のシーゲンスプＩ：１グラム
上にシーケンス実行を一時中断する旨の擬似命令を挿入
してプ［１クラムノモリ（３）へ転送する。なお、転送
される際にはプロクラムは当然、機械語に翻８ｊ（され
ている。
さ゛（、シーケンスを実行するに当たっては、シーケン
ス制御ｒｉ（１（５１中のＣＩ） Ｕば時間の管理を行
う必要がないので、全速力でシーケンスプログラムをシ
ーケンスジログラムメモ１月３）から読み出してシーケ
ンスを実行する。そして、擬似命令を読め出すと中断回
路（４）が起動し、シーケンスプロクラム実行を一時中
断し、ＣＩ） Ｕをシーケンスジログラム実行から解放
する。
ス制御ｒｉ（１（５１中のＣＩ） Ｕば時間の管理を行
う必要がないので、全速力でシーケンスプログラムをシ
ーケンスジログラムメモ１月３）から読み出してシーケ
ンスを実行する。そして、擬似命令を読め出すと中断回
路（４）が起動し、シーケンスプロクラム実行を一時中
断し、ＣＩ） Ｕをシーケンスジログラム実行から解放
する。
そ・うすると、シーケンスプロクラム実行以外の必要な
データ処理が年中して行われる。その処理が終了すれば
、ＣＰＵは再び中断された以後のプログラムを次の擬似
命令まで実行する。
データ処理が年中して行われる。その処理が終了すれば
、ＣＰＵは再び中断された以後のプログラムを次の擬似
命令まで実行する。
このようにして、プログラム全体の実行時間の短縮を図
り、処理を高速化することかＣきる。
り、処理を高速化することかＣきる。
上述したように本発明は、オペレータによっご打ち込ま
れたシーケンスジＩ」クラムの実行＋１：、５間を積算
し、その積算時間か所定時間を超過して継続しないよう
シーケンスジ【」クラム中にシーケンスの一時し１月折
を要求する擬似命令を挿入してシーケンスプログラムメ
モリに転送する機能を自するシーケンスプログラマと、
前記擬イウ命令を実行する機能を有するシーケンス中１
Ｊｊｉ回路とを備えた構成であるので、従来ハードウェ
アで割り込んできノコものをソフトウェア上てあらかし
め予定しておくごとにより、時間管理か省力化でき、高
速処理が可能となる効果がある。
れたシーケンスジＩ」クラムの実行＋１：、５間を積算
し、その積算時間か所定時間を超過して継続しないよう
シーケンスジ【」クラム中にシーケンスの一時し１月折
を要求する擬似命令を挿入してシーケンスプログラムメ
モリに転送する機能を自するシーケンスプログラマと、
前記擬イウ命令を実行する機能を有するシーケンス中１
Ｊｊｉ回路とを備えた構成であるので、従来ハードウェ
アで割り込んできノコものをソフトウェア上てあらかし
め予定しておくごとにより、時間管理か省力化でき、高
速処理が可能となる効果がある。
図面ＬＪ本発明の具体的実施例の構成を示す説明図であ
る。 図中（１）はシーケンスプログラマ、（２）は内部ハス
、（３）はシーケンスプログラムメモリ、（４）はシー
ケンス中断回路、（５）はシーケンス制御部。 特許出願人 株式会社 安川電機製作所代理人 手
掘 益（ほか２名）
る。 図中（１）はシーケンスプログラマ、（２）は内部ハス
、（３）はシーケンスプログラムメモリ、（４）はシー
ケンス中断回路、（５）はシーケンス制御部。 特許出願人 株式会社 安川電機製作所代理人 手
掘 益（ほか２名）
Claims (1)
- １、 オペレータによって打ぢ込まれたシーケンスプロ
グラムの実行時間を積算し、その積算時間が所定時間を
超過して継続しないようシーケンスプログラム中にシー
ケンスの一時中断を要求する擬似命令を挿入してシーう
一ンスプログラムメモリに転送する機能を有するシーケ
ンスプログラマと、前記１疑似命令を実行する機能を有
するシーケンス中断回路とを備えたことを特徴とするシ
ーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18839182A JPS5977507A (ja) | 1982-10-27 | 1982-10-27 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18839182A JPS5977507A (ja) | 1982-10-27 | 1982-10-27 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5977507A true JPS5977507A (ja) | 1984-05-04 |
Family
ID=16222807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18839182A Pending JPS5977507A (ja) | 1982-10-27 | 1982-10-27 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977507A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001012A1 (en) * | 1984-07-27 | 1986-02-13 | Fanuc Ltd | System for controlling a programmable controller |
| US8336357B2 (en) | 2008-10-03 | 2012-12-25 | Aisin Seiki Kabushiki Kaisha | Roller dice device, method for manufacturing insulator coil and winding apparatus |
-
1982
- 1982-10-27 JP JP18839182A patent/JPS5977507A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001012A1 (en) * | 1984-07-27 | 1986-02-13 | Fanuc Ltd | System for controlling a programmable controller |
| US8336357B2 (en) | 2008-10-03 | 2012-12-25 | Aisin Seiki Kabushiki Kaisha | Roller dice device, method for manufacturing insulator coil and winding apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1503292B1 (en) | DMA controller with bus occupation time limitation and sets of DMA parameters for a plurality of logical processors | |
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| JPS5977507A (ja) | シ−ケンス制御装置 | |
| JPH0414376B2 (ja) | ||
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| CN115480703A (zh) | 一种kmdf框架下读取usb数据到磁盘的方法及系统 | |
| JP2840539B2 (ja) | デバック装置 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS5717058A (en) | Control system of microprogram | |
| KR910005757Y1 (ko) | 멀티 프로세서에 있어서 핸드 세이킹 회로 | |
| JPH03218529A (ja) | 高速割込み処理装置 | |
| JPH06149592A (ja) | マイクロコンピュータの割り込み処理方式 | |
| JPS58155588A (ja) | 論理スワツプアウト処理方式 | |
| JPS63180156A (ja) | プログラムロ−ド方式 | |
| JPS63178343A (ja) | 中断点の設定方式 | |
| JPH10247161A (ja) | メモリ管理方式 | |
| JPS58142451A (ja) | 割込制御方式 | |
| JPH02202635A (ja) | タスク制御方法 | |
| JPH03160547A (ja) | データ処理装置の入出力バッファ制御方法 | |
| JPS6269323A (ja) | 事象処理方式 | |
| JPH07121380A (ja) | コンパイル装置 | |
| JPS6012667B2 (ja) | プロセツサユニツト | |
| JPH01166226A (ja) | オペレーティングシステムの割込み処理方式 | |
| JP2004355434A (ja) | メモリ制御装置 |