JPS59771A - デ−タ処理装置における演算処理部選択制御方式 - Google Patents
デ−タ処理装置における演算処理部選択制御方式Info
- Publication number
- JPS59771A JPS59771A JP11103082A JP11103082A JPS59771A JP S59771 A JPS59771 A JP S59771A JP 11103082 A JP11103082 A JP 11103082A JP 11103082 A JP11103082 A JP 11103082A JP S59771 A JPS59771 A JP S59771A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- unit
- addition
- register
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は演算処理部、すなわち機能別演算ユニットを複
数個備えたパイプライン構造のベクトル処理装置に関す
るものであシ、特に複数の機能別演算ユニットで処理可
能な共有命令は任意の機能別演算ユニットで処理を行な
えるようにした装置に関するものである。
数個備えたパイプライン構造のベクトル処理装置に関す
るものであシ、特に複数の機能別演算ユニットで処理可
能な共有命令は任意の機能別演算ユニットで処理を行な
えるようにした装置に関するものである。
ＣＢ） 技術の背景
大量のデータを高速に処理するためそれぞれの処理内容
（命令）に応じて、パイプライン構造の機能別演算ユニ
ットを複数個備えたベクトル処理装置はよく知られてい
る。例えば、加算命令を処理する加算処理部と乗算命令
を処理する乗舅処理部など専用の機能別演算ユニットを
備え、並列処理が可能とされている。しかしながらいず
れか一方の演算ユニットに処理が集中すると効果が減じ
る、従って命令処理の効率化が望まれる。
（命令）に応じて、パイプライン構造の機能別演算ユニ
ットを複数個備えたベクトル処理装置はよく知られてい
る。例えば、加算命令を処理する加算処理部と乗算命令
を処理する乗舅処理部など専用の機能別演算ユニットを
備え、並列処理が可能とされている。しかしながらいず
れか一方の演算ユニットに処理が集中すると効果が減じ
る、従って命令処理の効率化が望まれる。
（Ｑ 従来技術と問題点
第１図は本発明が適用される公知のデータ処理装置（ベ
クトル処理装置）の構成を示す図であシ、１は処理装置
、２は主記憶装置、３は主記憶制御装置であシ、１１は
メモリアクセス処理部で、１１１はロード処理部、１１
２はストア処理部である０１２は演算処理部で、加算処
理部（二二ット）１２１、乗算処理部（ユニット）１２
２０機能演算ユニットからなっているｏ１３はベクトル
・レジスタ、１４は命令１１ｉ１部である。
クトル処理装置）の構成を示す図であシ、１は処理装置
、２は主記憶装置、３は主記憶制御装置であシ、１１は
メモリアクセス処理部で、１１１はロード処理部、１１
２はストア処理部である０１２は演算処理部で、加算処
理部（二二ット）１２１、乗算処理部（ユニット）１２
２０機能演算ユニットからなっているｏ１３はベクトル
・レジスタ、１４は命令１１ｉ１部である。
第１図のようなベクトル処理装置では機能別演算ユニッ
トとして特定命令例えば加算命令を処理する加オを処理
部１１１、あるいは乗算命令を処理する乗算処理部１１
２等を備え、そ？Ｌもが並列に実行でｉるように制御し
て、高速処８！を行なっていた。
トとして特定命令例えば加算命令を処理する加オを処理
部１１１、あるいは乗算命令を処理する乗算処理部１１
２等を備え、そ？Ｌもが並列に実行でｉるように制御し
て、高速処８！を行なっていた。
しかしながらいずれか一方、例えば力ロ請処理部１１１
に命令が集中すると、効果が得られなかった０このため
、加算処理部１１１でも、乗算処理部１１２でも処理ｏ
７能な共有命令レリえばベクトル論理和命令、ＶＱ語命
令は、をいている演算ユニットで処理できるようにした
改善案が出されているＯ すなわち、このベクトル処理装置では、共有命令を実行
する際演算ユニットが使用中が否かによって、命令起動
を制御していた０′また、演算ユニットが複数個空いて
いるときには、演算ユニットト例えば加算演算ユニット
に起動をかけるようにしていた。従って、該共有命令に
続く命令が現在その共有命令が使用している機能別演算
ユニットを使用する特定命令のときにはこの特定命令の
処理は、先の共有命令の終了まで待たされることとな夛
、必らずしも十分な改善策ではなかった〇（２）発明の
目的 従って、本発明の目的は上述の欠点を解決し、共有命令
の実行に際して、その使用する機能別演算ユニットを後
続の命令を考慮して選択する選択制御方式を得ることに
よシ効率よく演算ユニットを使用できるようなベクトル
処理装置を実現することにある。
に命令が集中すると、効果が得られなかった０このため
、加算処理部１１１でも、乗算処理部１１２でも処理ｏ
７能な共有命令レリえばベクトル論理和命令、ＶＱ語命
令は、をいている演算ユニットで処理できるようにした
改善案が出されているＯ すなわち、このベクトル処理装置では、共有命令を実行
する際演算ユニットが使用中が否かによって、命令起動
を制御していた０′また、演算ユニットが複数個空いて
いるときには、演算ユニットト例えば加算演算ユニット
に起動をかけるようにしていた。従って、該共有命令に
続く命令が現在その共有命令が使用している機能別演算
ユニットを使用する特定命令のときにはこの特定命令の
処理は、先の共有命令の終了まで待たされることとな夛
、必らずしも十分な改善策ではなかった〇（２）発明の
目的 従って、本発明の目的は上述の欠点を解決し、共有命令
の実行に際して、その使用する機能別演算ユニットを後
続の命令を考慮して選択する選択制御方式を得ることに
よシ効率よく演算ユニットを使用できるようなベクトル
処理装置を実現することにある。
■ 発明の構成
この目的のため本発明は、特定命令の処理を行なう機能
別演算ユニットを複数個備え、前記複数の機能別演算ユ
ニットの少なくとも２以上の機能別演算ユニットで処理
が可能な共有命令の実行に際し、該共有命令に後続する
命令が使用する前記の機能開演ｎユニットを判別する判
別手段を有し、該判別手段によって得られた使用予定の
前記機能別演算ユニット以外の他の空きの機能別演算ユ
ニットを選択する選択手段を有し、該共有命令の使用す
べき前記機能別演算ユニットを選択することを特徴とし
ている。
別演算ユニットを複数個備え、前記複数の機能別演算ユ
ニットの少なくとも２以上の機能別演算ユニットで処理
が可能な共有命令の実行に際し、該共有命令に後続する
命令が使用する前記の機能開演ｎユニットを判別する判
別手段を有し、該判別手段によって得られた使用予定の
前記機能別演算ユニット以外の他の空きの機能別演算ユ
ニットを選択する選択手段を有し、該共有命令の使用す
べき前記機能別演算ユニットを選択することを特徴とし
ている。
（６）発明の実施例
第２図は本発明の一実施例を示す図であ漫、２１は命令
取出しレジスタ、２２は命令発信待ちレジスタ、２３は
実行中命令、管理部で例えば加算演算ユニットに対応す
るもの、２４は他の実行命令管理部で例えば乗算ユニッ
トに対応するものである。２５け命令発信制御部、２６
は選択制御部であり、２６１．２６２はデコーダである
。命令が加算ユニットあるいは乗置ユニットを使用する
加算命令あるいは乗算命令等の特定命令の時は、命令取
出しレジスタ２１を経て命令発信待合せレジスタ２２に
ある命令をデコードし、例えば加算命令ならば加算ユニ
ットに起動をかけると共に、命令情報を加算ユニットに
対応する実行中命令管理部２３中のレジスタ２３１に移
す。
取出しレジスタ、２２は命令発信待ちレジスタ、２３は
実行中命令、管理部で例えば加算演算ユニットに対応す
るもの、２４は他の実行命令管理部で例えば乗算ユニッ
トに対応するものである。２５け命令発信制御部、２６
は選択制御部であり、２６１．２６２はデコーダである
。命令が加算ユニットあるいは乗置ユニットを使用する
加算命令あるいは乗算命令等の特定命令の時は、命令取
出しレジスタ２１を経て命令発信待合せレジスタ２２に
ある命令をデコードし、例えば加算命令ならば加算ユニ
ットに起動をかけると共に、命令情報を加算ユニットに
対応する実行中命令管理部２３中のレジスタ２３１に移
す。
実行命令管理部２３は、加算処理ユニットが使用終了に
なる虜で加算器がビジーであることを示す信号ＢＵＳＹ
２３を命令発信制御部２５に送る。
なる虜で加算器がビジーであることを示す信号ＢＵＳＹ
２３を命令発信制御部２５に送る。
次に命令が加算ユニットでも乗算ユニットでも処理でき
る例えばベクトルｉｉａ理和命令などの共廟命令の場合
には、命令発信するときは乗算ユニットがビジーのとき
は加算ユニットに、加算ユニットがビジーのときは乗算
ユニットに発信する。
る例えばベクトルｉｉａ理和命令などの共廟命令の場合
には、命令発信するときは乗算ユニットがビジーのとき
は加算ユニットに、加算ユニットがビジーのときは乗算
ユニットに発信する。
すなわち、共有命令を発信するときに、演算ユニットを
選択する余地がないときは、使用可能なユニットに起動
を毅）ける□ 一方、加算ユニットも乗算ユニットもビジーでないとき
は、命令取出レジスタにある後続の命令をデコーダー２
６２でデコードし、後続命令が乗算ユニットを使うとき
は、加算ユニットに、加算ユニットを使うときは乗算ユ
ニットに命令発信するものである。すなわち、共有命令
実行に際し、定し、それ以外の演ｆ！、ユニットにその
共有命令を発信するようにするものでおる。
選択する余地がないときは、使用可能なユニットに起動
を毅）ける□ 一方、加算ユニットも乗算ユニットもビジーでないとき
は、命令取出レジスタにある後続の命令をデコーダー２
６２でデコードし、後続命令が乗算ユニットを使うとき
は、加算ユニットに、加算ユニットを使うときは乗算ユ
ニットに命令発信するものである。すなわち、共有命令
実行に際し、定し、それ以外の演ｆ！、ユニットにその
共有命令を発信するようにするものでおる。
命令発信制御１部２５の選択制御部２６がこの選択制御
を行なうものでメ）υ、デコーダ２６１は命令発信待ち
レジスタ２２の命令のデコードを行なうものであり出力
Ａ２ｍは命令が加算命令であることを、出力Ｍ７．は命
令が乗勇命令であることを、出力（Ａ 十Ｍ ）ｚｔ
Ｉ″ｉｉ扁令イ■命令であることを示す。同様にデコー
ダ２６２は命令取出しレジスタ２１の命令のデコードを
行なうものであり、出力Ｍ７．は命令が乗算命令である
ことを、出力Ａｌｌは命令が加算命令であることを示す
０また実行命令管理部２３．２４からの信号ＢＵＳＹ２
４は加算ユニットがビジーであることを示し、ＢＵＳＹ
２４ は乗算ユニットがビジーであることを示している
。
を行なうものでメ）υ、デコーダ２６１は命令発信待ち
レジスタ２２の命令のデコードを行なうものであり出力
Ａ２ｍは命令が加算命令であることを、出力Ｍ７．は命
令が乗勇命令であることを、出力（Ａ 十Ｍ ）ｚｔ
Ｉ″ｉｉ扁令イ■命令であることを示す。同様にデコー
ダ２６２は命令取出しレジスタ２１の命令のデコードを
行なうものであり、出力Ｍ７．は命令が乗算命令である
ことを、出力Ａｌｌは命令が加算命令であることを示す
０また実行命令管理部２３．２４からの信号ＢＵＳＹ２
４は加算ユニットがビジーであることを示し、ＢＵＳＹ
２４ は乗算ユニットがビジーであることを示している
。
従ってゲー）Ｇｌは命令発信待ちレジスタ２２の命令が
加算命令であるときまたは、命令発信待ちレジスタ２２
の命令が共有命令であって、乗算ユニ、トがビジー（Ｂ
ＵＳＹ２４）であって、加算ユニットがビジーでない場
合、または、命令発信待ちレジスタ２２の命令が共有命
令であって、加算ユニット、乗算ユニットいずれもビジ
ーでなく、命令取出しレジスタ２１の命令か乗′１４＠
令であるとき出力を発し、加初ユニットに対応する実行
中命令管理部２３のレジスタ２３１に命令を発信する。
加算命令であるときまたは、命令発信待ちレジスタ２２
の命令が共有命令であって、乗算ユニ、トがビジー（Ｂ
ＵＳＹ２４）であって、加算ユニットがビジーでない場
合、または、命令発信待ちレジスタ２２の命令が共有命
令であって、加算ユニット、乗算ユニットいずれもビジ
ーでなく、命令取出しレジスタ２１の命令か乗′１４＠
令であるとき出力を発し、加初ユニットに対応する実行
中命令管理部２３のレジスタ２３１に命令を発信する。
同様にゲートＧ２は命令発信待ちレジスタ２２の昔令が
乗算命令であるときまたは、命令発信待ちレジスタ２２
の命令が共有命令であって、加計ユニットがビジー（Ｂ
ＵＳＹ２３）であって、乗算ユニットがビジーでない場
合、または命令発信待ちレジスタ２２の命令が共有命令
であって、加算ユニット、乗１争ユニットいずれもビジ
ーでなく、命令取出しレジスタ２１の命令が加詐命令で
あるとき出力を発し、乗カニニットに対応する実行中命
令管理部２４のレジスタ２４１に命令を発イキする０ （Ｇ） 発明の詳細 な説明したように本発明は、共有命令の実行に際して、
その使用する機能別演算ユニットを、後続の命令を考ｌ
して選択する選択制御方式を採用したことによシ、処理
効率の高いベクトル処理装置を得ることができるもので
ある。
乗算命令であるときまたは、命令発信待ちレジスタ２２
の命令が共有命令であって、加計ユニットがビジー（Ｂ
ＵＳＹ２３）であって、乗算ユニットがビジーでない場
合、または命令発信待ちレジスタ２２の命令が共有命令
であって、加算ユニット、乗１争ユニットいずれもビジ
ーでなく、命令取出しレジスタ２１の命令が加詐命令で
あるとき出力を発し、乗カニニットに対応する実行中命
令管理部２４のレジスタ２４１に命令を発イキする０ （Ｇ） 発明の詳細 な説明したように本発明は、共有命令の実行に際して、
その使用する機能別演算ユニットを、後続の命令を考ｌ
して選択する選択制御方式を採用したことによシ、処理
効率の高いベクトル処理装置を得ることができるもので
ある。
第１図は本発明が適用される公知のベクトル処理装置を
示す図、第２図は本発明の一実Ｍｉ「トと示す図である
。 図において、２１は命令取出しレジスタ、ｚ２は命令光
（ｉ待ちレジスタ、２３は実行中命令管理部で例えば加
算演詳、ユニットに対応するもの、２４は他の実行中命
令管理部で例えば乗算ユニットに対比、するものである
。２５は命令発信制御部、２６は選択制御部であり、２
６１．２６２はデコーダである。
示す図、第２図は本発明の一実Ｍｉ「トと示す図である
。 図において、２１は命令取出しレジスタ、ｚ２は命令光
（ｉ待ちレジスタ、２３は実行中命令管理部で例えば加
算演詳、ユニットに対応するもの、２４は他の実行中命
令管理部で例えば乗算ユニットに対比、するものである
。２５は命令発信制御部、２６は選択制御部であり、２
６１．２６２はデコーダである。
Claims (1)
- 特定命令の処理を行なう機能別演算ユニットを複数個備
え、前記複数の機能別演算ユニットの少）くとも２以上
の機能別演算ユニットで処理が可能な共有命令の実行に
際し、該共有命令に後続する命令が使用する前記の機能
別演算ユニットを判別する判別手段を有し、該判別手段
によって得られた使用予定の前記機能別演算ユニット以
外の他の空きの機能別演算ユニットを選択する選択手段
を有し、該共有命令の使用すべき前記機能別演算ユニッ
トを選択するデータ処理装置における演算処理部選択制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11103082A JPS59771A (ja) | 1982-06-28 | 1982-06-28 | デ−タ処理装置における演算処理部選択制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11103082A JPS59771A (ja) | 1982-06-28 | 1982-06-28 | デ−タ処理装置における演算処理部選択制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59771A true JPS59771A (ja) | 1984-01-05 |
Family
ID=14550613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11103082A Pending JPS59771A (ja) | 1982-06-28 | 1982-06-28 | デ−タ処理装置における演算処理部選択制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59771A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263195A (ja) * | 1984-06-12 | 1985-12-26 | 日本電子株式会社 | 画像表示装置 |
| JPS6145296A (ja) * | 1984-08-09 | 1986-03-05 | カシオ計算機株式会社 | 信号処理装置 |
| JP2012174114A (ja) * | 2011-02-23 | 2012-09-10 | Fujitsu Ltd | 演算処理装置および演算処理装置のスロット制御方法 |
| JP2014002555A (ja) * | 2012-06-18 | 2014-01-09 | Fujitsu Ltd | プロセッサ |
-
1982
- 1982-06-28 JP JP11103082A patent/JPS59771A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263195A (ja) * | 1984-06-12 | 1985-12-26 | 日本電子株式会社 | 画像表示装置 |
| JPH0513246B2 (ja) * | 1984-06-12 | 1993-02-22 | Nippon Electron Optics Lab | |
| JPS6145296A (ja) * | 1984-08-09 | 1986-03-05 | カシオ計算機株式会社 | 信号処理装置 |
| JPH0573031B2 (ja) * | 1984-08-09 | 1993-10-13 | Casio Computer Co Ltd | |
| JP2012174114A (ja) * | 2011-02-23 | 2012-09-10 | Fujitsu Ltd | 演算処理装置および演算処理装置のスロット制御方法 |
| JP2014002555A (ja) * | 2012-06-18 | 2014-01-09 | Fujitsu Ltd | プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6161436B2 (ja) | ||
| KR100538727B1 (ko) | 멀티 프로세서 시스템 | |
| KR101639853B1 (ko) | 복수의 엔진에 의해 명령어 시퀀스들의 실행을 지원하기 위한 자원들 및 상호접속 구조들의 비집중 할당 | |
| EP0087785A2 (en) | Microprogram controlled data processing apparatus | |
| JPS59771A (ja) | デ−タ処理装置における演算処理部選択制御方式 | |
| JPH06236272A (ja) | スーパースカラ・プロセッサ・システムの同期化効率を向上させる方法およびシステム | |
| Foster | Computer architecture | |
| KR880001399B1 (ko) | 정보 처리 장치 | |
| JP2933560B2 (ja) | 多重パイプラインを有する情報処理装置 | |
| JPH03268041A (ja) | キャッシュ操作明示化コンピュータ | |
| JPS62288949A (ja) | シリアライズ命令制御装置 | |
| JPS61202258A (ja) | チャネル処理装置 | |
| JPS5896346A (ja) | 階層型演算方式 | |
| JPS60250438A (ja) | 情報処理装置 | |
| JPS6217777B2 (ja) | ||
| JP2895892B2 (ja) | データ処理装置 | |
| JP2875546B2 (ja) | 情報処理システム | |
| JPH0267602A (ja) | 数値演算装置 | |
| JPH09282190A (ja) | プロセス間通信スケジューリング方式 | |
| JPS5955563A (ja) | 情報処理装置 | |
| JPS5899868A (ja) | 並列処理方式 | |
| JPS58214930A (ja) | デ−タ処理装置 | |
| JPS61217852A (ja) | チヤネル処理方式 | |
| JPH059818B2 (ja) | ||
| JPH05151137A (ja) | 電子計算機装置 |