JPS5976473A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、主として素子の微細化を図った絶縁性基体を
有する半導体装置の製造方法に関する。

〔発明の技術的背景とその問題点〕

従来、ＳＯ８ＭＯ８型トランジスタとしては例えば第１
図に示すものが仰られている。図中の１はサファイア基
板である。この基板１上には、フィールド酸化膜２が形
成されているとともに、このフィールド酸化膜２に囲ま
れてｉ型のソース、ドレイン領域３，４が互いに離間し
て設けられている。また、これらソース、ドレイン領域
３，４間にはチャンネル用のｐ型の半導体層５が形成さ
れ、その半導体層５上には、ゲート電極６がゲート醇化
膜７・を介して設けられている。

ところで、前述した構造のＭＯ８ｍトランジスタにおい
ては、ソース、ドレイン領域３，４形成時の不純物の深
さ方向の拡散はソース２ドレイン頌域３，４となる絶縁
性基体上の半導体層と基板１との界面で止まり、深さ方
向の拡散長はバルクシリコンの場合と異なり前記半導体
層の厚みによって制限される。一方、不純物の横方向の
拡散は、チャンネル（１１１１に対してはバルクシリコ
ンの場合と同様、無制限に広がろうとする。したがって
、深さ方向の熱拡散は半導体層の厚みを薄くすることに
よって抑えることができるにもかかわらず、横方向の拡
散は抑える化にも自ずから限界があった。第２図は、熱
工程時間３０分の条件下で半導体層の厚み（ｔｌをパラ
メータとしたときのソース、ドレイン領域３゜４形成用
のイオン注入後の横方向の拡散距離（ΔＬ）と熱工程温
度との関係を示す特性図である。なお、前記ΔＬはゲー
ト電極の一方の側端部から該ゲート電極の前記仙１端部
下に位置するソース（又はドレイン）領域端部間の距離
を示す。図中の（ａ）　、　（ｂ）　、　（Ｃ）はサフ
ァイア基体上の半導体層の厚さｔ４こついて夫々ｔ−０
２，０，３，０６μｍの場合を示す。同図から半導体層
の厚みを薄くシて不純物の深さ方向への拡散を抑えるに
つれて横方向の拡散が大きくなるのが確認できる。この
ようなことから、素子の微細化を図るために熱工程温度
を全工程において下げる手段が考えられるが、しかし、
ソース　ドレイン領域３，４形成後の他の熱工程をも低
温化することは困難で、実際には熱工８温度は９００〜
９５０℃が限度である。ところで、前記トランジスタに
おいて、ゲート電極６の幅をＬ１実効チャンネル長をＬ
ｅｆ　ｆとすれば、前記拡散距離（ΔＬ）との関係は、 Ｌｅｆｆ　＝　Ｌ　−２・ΔＬ となる。また、熱工程時間３０分の条件下でゲ−１−電
極の幅（匂をパラメータとしたときの２・ΔＬ／Ｌｅｆ
ｆと熱工程温度との関係は第３図に示す通りとなった。

なお、第３図中（ａ）〜（ｅ）は夫々Ｌ　＝　１．０　
、　１．２．１．５．２．３ｔｔｍの場合を示す。同図
より、例えばＬ　＝　１．５μｍの場合、前述した熱工
程での昌度条件（９ｏＯ〜９５０℃）を考４（セすると
２・ΔＬ／Ｌｅｆｆの値は約０．３６〜０．７０となる
。これは、天動チャンネル長Ｌｅｆｆの３６％〜７０％
が、ゲート電極６とソース、ドレイン領域３，４との重
なり部分となるこきを意味し、回路動作としては理想的
なＳＯ８ＭＯ８型トランジスタのゲートＷ量の３６〜７
０％の電気容量が畜生的に付加されることになり、同ト
ランジスタの特徴である高速性を充分生かせなくなる。

換言すれば、微細な素子を有するＳＯ８ＭＯ８型トラン
ジスタを得るために必要な微細なパターニングは、ケー
ト成極６等を形成時に必要なレジスト膜や写真食刻技術
では実現が可能であり、かつ熱工程における半導体層で
の深さ方向の拡散も減少化が可能であるが、半導体層で
の横方向の拡散を抑えることに限界があるため、結果的
には従来方法では素子の微細化が困難であるという欠点
を有する。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、微細な素子
を有する半導体装置の製造方法を提供することを目的と
するものである。

〔発明の概要〕

本発明は、絶縁性基体上に半導体層を形成し、この半導
体層上にゲート絶縁膜を介してゲートング除去して前記
ゲート電極の周囲に絶縁壁を形成し、更に前記ゲート−
ａ極と絶縁壁をマスクとして前記半導体層に不純物をド
ーピングするこさによって、不純物の横方向拡散がある
程度生じても、ゲート電極の幅に対して実効チャンネル
長が小さくなり過ぎないようにしもって素子を比例縮小
的に微細化することを図ったものである。

本発明に用いられる絶縁性基体としては、サファイア、
スピネルさらにはシリコン３ｉ反上に形成された酸化膜
あるいは窒化ｊ肉が挙げられる。

本発明に係る絶縁壁となる絶縁膜としては、酸化膜（主
として５１０２膜）又は８１３Ｎ４膜が挙げられる。ま
た、前記絶縁ＩＩ！′〕を形成する手段としてはＣＶ　
Ｄ法６１が挙げられる。

本発明において不純物を半導体層にドーピングする手段
としては、イオン注入法又は不純物拡散源用のガスを用
いて気相拡散する法が挙げられる。

〔発明の実施例〕

本発明を、ＳＯ８ＭＯ８型トランジスタに適用した場合
について第４図（ａ）〜（ｆ）を参照して説明する。

〔１〕ます、サファイア基板１１上にシリコンをエピタ
キシャル成長させて半導体層１２を形成した後、この半
導体ｊψ１２上にバッファ用の熱酸化膜１３．８１３Ｎ
４膜（１２１示せず）を、゛；１次形成した。つづいて
、フィールド領域となる部分を除くＳｉ３Ｎ、膜上にレ
ジストパターンを形成した後、このレジストパターンを
マスクとして鶴出する５ｉ３Ｎ、膜を除去して５ｔ３Ｎ
４パターン１４を形成した（第４図（ａ）図示）。

〔１１〕次に、Ｓｉ３Ｎ、パターン１４をマスクとして
蒸出する熱し化）ｊ昇１３を除去するとともに、半導体
層１２を厚み方向に約シ２１Ｊど除去した。

つづいて、熱鹸化処理を施してフィールド酸化膜１５．
１５と島状の半導体層１２′を形成した（詔４図（ｂｃ
図示）。次いで、前記５ｔ３Ｎ、パターン１４と残存す
る熱酸化膜１３を除去した後、島状の半導体層１２′に
閾値制御のためのボロンをイオン注入し島状のｐ型半嵩
体層１６を形成した。ひきつづき、熱鹸化処理を施して
島状のｐ型半導体層１６土にゲート酸化膜となる薄い酸
化膜１７を形成した。更に、全面に多結晶シリコン（図
示せず）を蒸着した後、パターニングして多結晶シリコ
ンからなるゲート電極１゛８を形成した。この後、全面
にＣＶＤ法により酸化膜１９を形成した（第４図（Ｃ）
図示）。

〔１１１〕次に、反応性イオンエツチング（ＲＩＥ）法
により、前記酸化膜１９及び薄い酸化膜１７を異方的に
エツチングし、ケート電極１８の周囲のみに酸化膜１９
を残存させて絶縁壁２０を形成するとともに、ゲート酸
化膜２１を形成した。つづいて、前記ゲート電極１８及
び絶縁壁２０をマスクとして前記不純物領域１６の表面
にリンをイオン注入してソース、ドレイン領域となる計
型のイオン注入層２２．２２を形成した。次いで、熱処
理を施してイオン注入Ｉ＠２２゜２２を深さ方向及び横
方向に拡散してｎ＋型のソース、ドレイン領域２３．２
４を形成した。

なお、ソース、ドレイン領域２３．２４間の島状のｐ警
手導体層１６部分はチャンネル領域２５となる。更に、
全面に層間絶縁嘆２６を形成した（第４図（ｅ）図示）
。この後、ソース、ドレイン領域２３．２４の一部に対
応する層間絶縁膜２６を除去して、コンタクトホール２
７１゜２７２を形成した後、全面にＡ１１ｆｌｙ４を蒸
肩しパターニングしてＡｌ配線２８□　、２８２を形成
した。最後に、全面に保護膜２９を形成し、ボンティン
グパッド用の窓開け（図示せず）を行なって、５（ＪＳ
　　ＭＯｓ！トランジスタを製造した（第４図（ｆ）図
示）。

しかして、前述した製造方法によれば、ケート電極１８
の周囲に絶縁壁２０を形成した仮、ゲート電イ１し１８
及び絶縁壁２０をマスクとして島状のｐ型中導体層１６
にリンをイオン注入してイオン注入層２２．２２を形成
するため、これらイオン注入層２２，２：ｚ間の距離を
ゲート電極１８の幅（Ｌ）以上に広げることができ、そ
の結果熱処理で形成されるソース、ドレイン領域２３．
２４間の距離を前記々゛−ト藏極８の幅（旬に自己整合
的に略等しくすることができる。

したがって、前述したΔ■７を略零にでき、もって２・
ΔＬ　／　Ｌｅｆｆ　＃　Ｏとできるため、従来と比べ
素子の微細化が可能となる。

また、前述の如（ソース、ドレイン領域２３゜２４間の
距離をゲート電極１８の幅に自己整合的に略等しくする
ことができるため、ゲート電極１８のソース、ドレイン
領域２３．２４側の端部とソース、ドレイン領域２３．
２４節点間との寄生容量を従来と比べて減少でき、その
ためミラー効ｐ’７−７１３押えられ、本発明による５
０８ＭＯ８型トラン・“ンスタを用いた回路においては
ゲ−１−人カビ）３ソースあるいはドレイン出力の変化
を受けにくくすることができる。

更に、ゲート’ｄｌ椿１Ｂとソース、ドレイン領域２３
．２４との重なり部分を従来と比べて減少することがで
きるため、寄生容量を減少でき、もって高速動作が可能
となる。

〔発明の効果〕

以上詳述した如く本発明によれば、素子の微細化、高速
動作を達成し得るとともに、ミラー効果をゲート入力が
ソースあるいはドレイン出力等の半導体装置の製造方法
を提供できるものである。

【図面の簡単な説明】

第１図は従来のｓｏｓ　　Ａ４０８ａ＋−ランジスタの
断面図、第２図は第１図図示のＳＯ３ＭＯ８型トランジ
スタにおいて半導体、鳴の厚みをパラメータとしたとき
の熱工程温度と不１別！吻の横方向の拡散距離との関係
を示す・特性１シ１、ｔｇ　３図は同トランジスタにお
いてゲートＴ！ｔＶｊの幅をパラメータとしたときの熱
工程ｉＢ度と２ｘ（不純物の′横方向の拡散１離）／実
効チャネル長Ｊとの関係を示す特性図、第４図（ａ）〜
（ｆ）は本発明によるＳＯ８ＭＯ８型トランジスタの與
造方法を工程順に示す断面図である。 １１・・・サファイア基析、１２・・・半導体層、１２
′・・・島状の半導体層、１５・・・フィールド酸化膜
、１６・・・島状のｐ警手導体層、１８・・・ゲート電
極、１９・・・酸化膜、２０・・・絶縁壁、２ノ・・・
ゲート酸化膜、２２・・・イオン注入層、２３・・・ソ
ース領域、２４・・・ドレイン領域、２５・・・チャン
ネル領域、２６・・・層間絶縁膜、２７．．２７ｔ・・
・コンタクトポール、２Ｂ、、２８□・・・Ａｌ配線、
２９・・・保護膜。 出順人信理人　弁理士　鈴　江　武　彦第　２ａｍ −勢エガ溝反（Ｃｏ） 第３１１ 一弁工壮、ｊＩ度（Ｃｏ） （

Claims (1)

1. 【特許請求の範囲】 （１）絶縁性基体上に半導体層を形成する工程と、この
   半導体層上にゲート絶縁膜を介してゲート電極を形成す
   る工程と、全面に絶縁膜を形成する工程と、この絶縁膜
   を異方的にエツチング除去して前記ゲート電極の周囲に
   絶縁壁を形成する工程と、前記ゲート電極と絶縁壁をマ
   スクとして前記半導体層に不純物をドーピングする工程
   とを具備することを特徴とする半導体装置の製造方法。 （２）絶縁性基体が、サファイア、スピネルあるいは半
   導体基板表面に形成された半導体酸化膜もしくは窒化膜
   であることを特徴とする特許ＭＷ求の範囲第１項記載の
   半導体装置の製造方法。 （３〕　　絶縁膜が、酸化膜又は８１３Ｎ、膜であるこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。 （４）絶縁膜を、ＣＶＤ法により形成することを特徴と
   する特許請求の脚、門弟１項記載の半導体装置の製造方
   法。 （５）絶縁膜を異方的にエツチング除去する手段として
   反応性イオンエツチング法が用いられていることを特徴
   とする特許請求の範囲第１項記載の半導体装置の製造方
   法。 （６）不純物を、イオン注入法により半導体層にドーピ
   ングすることを特徴とする特許請求の範囲第１勇記載の
   半導体装置の製造方法。