JPS5974682A - 梁構造を有する半導体装置 - Google Patents

梁構造を有する半導体装置

Info

Publication number
JPS5974682A
JPS5974682A JP18547382A JP18547382A JPS5974682A JP S5974682 A JPS5974682 A JP S5974682A JP 18547382 A JP18547382 A JP 18547382A JP 18547382 A JP18547382 A JP 18547382A JP S5974682 A JPS5974682 A JP S5974682A
Authority
JP
Japan
Prior art keywords
thickness
accuracy
cantilever
beams
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18547382A
Other languages
English (en)
Inventor
Takeshi Oguro
大黒 健
Toshiaki Shinohara
俊朗 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP18547382A priority Critical patent/JPS5974682A/ja
Publication of JPS5974682A publication Critical patent/JPS5974682A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、例えば振動周波数分析装置等に好適な梁構
造を右する半導体装置に関する。
従来の梁構造を有する半導体装置にあっては、次式に示
づ如く6片持ち梁の共振周波数が梁の長さの二乗に反比
例づることを利用しで、この共振周波数選択性を梁の厚
さは一定にし、長さを変えることによって得る構造とな
っていた。
L :片持梁の厚さ   λ:片持梁の長さE:片持梁
のヤング率 ρ:片持梁の密度このため、高い共振周波
数と低い共振周波数とを同一精度で1qようとすれば、
梁の厚さを一定と仮定すると、短い梁の長さ寸法を長い
梁よりも精度良く作らねばならない。しかるに、半導体
技術では梁の厚さを一定に作ることは比較的容易である
が、梁の長さ寸法精度を変えて作ることは困難であり、
短い梁の長さについては相対XJ法精度が悪く、このた
め高い共振周波数精度が悪くなるという問題点があった
この発明は、このような従来の問題点に着[1してなさ
れたもので゛、その目的とするところはこの棟梁構造を
有する半導体装置におりる当該梁の共振周波数を、高い
共振周波数と低い共振周波数とで同一精度で1qること
にある。
この発明は上記の目的を達成覆るために半導体基板上に
同一長さの梁を複数本形成するとともに、6梁の厚さを
適宜異ならせることにより、6梁の共振周波数を互いに
異ならせてなることを特徴とするものである。
以下に、この発明の幾つかの実施例を添イ」図面に従っ
て詳細に説明する。
第1図〜第4図は、この発明に係る半導体装置の一実施
例を示づ−Hである。
第1図は平面図、第2図は第1図中のA−A′線断面図
、第3図、第4図はそれぞれ第1図中のB−B′線断面
図、C−C−線断面図において梁の部分のみを示した図
であり、梁以外の部分は第2図と同様である。
まず、Ifii成を説明づ−ると、3i基板(例えばN
形)1の表面には、p型不純物をイオン注入等の方法に
より導入してなるp型高濃度埋め込み領域2.3.4が
形成されている。同様に、N型不純物により11型高潮
度埋め込み領域5が形成されている。これらの上部には
、p型高濃度埋め込み領域2,3. i4およびn型高
濃度領域5のアニールを兼ねて、81基板1の表面を高
温酸化してなるSi 02膜6が成長形成されている。
また、3iQ2膜6の上部には、3isi’J4膜を成
長し、これを選択エツチングしてなるスパー11エツチ
ストツパ7が形成されている。このストッパ7の上部に
は片持ち梁が複数個形成される。
この片持ち梁は第2図〜第4図に示す如く厚さが異なり
、片持I5梁111片持ち梁122片持ち梁13の順に
厚さが薄くなる。また、片持ち梁11.12. 13は
導電性を持ら、アルミ配線9番こよってp+拡散層2,
3をソース、トレインとするMOS i−ランジスタの
ゲート領域20と接続されている。片持し梁11.j″
i持ら梁12 、 I’+持ら梁13とp中波散層4か
らなる振動周波数検出部18以外の部分は表面保護膜1
0により覆われている。
次に、この半導体装置の製造工程を第5図(a )〜(
01)を参照しながら説明する。
(イ)まず、公知の方法によりN形の3i基板1にp中
波散層2〜4.n+拡散層5を形成する。
この際、3i基板1上の3iQz膜6を略一様な厚さに
することは充分可能である。(第5図(a)参照) (ロ)次に、グー1〜領域20と、対向電極4のコンタ
クト部分21の酸化膜を公知のフォトリソグラフィ技術
により除去し、熱酸化により20,21の部分にゲート
酸化膜22を形成する。(第5図〈l))参照) (ハ)次に、フッ酸に対して耐性のある膜2例えば3i
 3N+を公知の技術2例えばCVD法により全面に形
成し、その後公知のフォトリソグラフィ技術により梁の
形成される部分にスペーサエッチストッパ78形成する
。(第5図(C)参照)なお、このストッパ7は後述づ
−るスペーサのエツチングの際、3i 02膜6までエ
ツチングが進行しないためのス1−ツバとなる。
(ニ)次に、後述り−る梁に段差をイリけるためのスペ
ーサ14を、例えばPSGをCVD法により全面に成長
させた後、公知のフォトリソグラフィ技術により、スペ
ーサエッチストッパ上に島状に形成する。(第5図(d
)参照) (ボ)次に、ポリ3iをCVD法により全面に形成し、
ポリS1の導電度を高めるため、例えばイオン注入法に
より不純物ドープする。その後、公241のフォトリソ
グラフィ技術ににす、片方がストッパ7の上に、もう片
方がスペーサ14の上になるようにポリSi膜を残す。
この残されたポリSi膜11が最終的には片持し梁どな
る。く第5図(e、ン参照) (へ)この(へ)項から後述づる(チ)項までが片持ち
梁11の厚さを変える工程の説明である。
まず、酸素の透過を抑える膜、例えば3iaNn膜を、
公知の技術、例えばCVD法により全面に形成する。次
に、例えば複数個ある片持ち梁のうちの片持ち梁11の
厚さを薄くしたい部分について片持ち梁(11〉の上部
の3i jN4膜を公知の)A1ヘリソグラフィ技術に
より除去し、梁エッヂマスク15を形成する。(第5図
(f )参照)(ト)次に、公知の熱酸化により片持ち
梁11を酸化づ−る。このとき、3i 3NIlB!の
覆っている部分には酸素の透過がないため酸化されず、
まlζ3i:+N411!ilに覆われていない部分の
S i O2膜1Gの厚さは酸化時の温度、酸化時間を
制御することにより厳密に(約50人の精度で)設定さ
れる。(第5図(q )参照) (チ)次に、前項(ト)により形成されたSi02膜1
6をフッ酸系の薬品でエツチングする。ここで、Si 
02膜16の厚さは厳密に設定されてJ3す、また、S
lはフッ酸系の薬品に侵されないので、前項(ホ)によ
り形成した片持ち梁11と厚さの異なる片持ち梁12の
厚さは厳密に設定されている。Si 02膜16をエツ
チングした後、梁エッチマスク15を公知の技術、例え
ば濃リン酸による煮沸によって除去する。(第5図(1
1)参照) この後、更に片持ち梁11.12の厚さを変化させたい
場合は、くべ)項から(チ)項までを繰り返す。
(す)次に、コンタクト部分21の酸化膜を公知のフA
1〜リソグラフィ技術により除去し、その後、前面に/
lを蒸着し、公知のフォ1〜リソグラフィ技術により、
ゲート電極等のA℃配線9を設ける。
(第5図<i>参照) 〈ヌ)次に、表面保護膜17、例えばPSGを公知の方
法例えばCVD法により全面に形成する。
(第5図(j )参照) (ル)次に、前項(ヌ)で形成した表面保護膜17の]
−ツヂング液に対して耐性のある膜19、例えば3iを
公知の技術例えばCV D tliにより曲面に形成し
、公知のフ第1ヘリソゲラフーr技術により、振動周波
数検出部18部分の19を除去する。
(第5図(k )参照) (ヲ)次に、振動周波数検出部18におりる片持ち梁1
2の上部の表面保護II*17および下部のスペーサ1
4をエツチングにより除去する。く第5図(J2)参照
) (ワ)最後に、前項〈ル)で形成した膜19を例えばC
F4+O2のドライエツチングにより除去して本発明の
梁構造を右づる半導体装置を得る。
(第5図(nl)参照) 次に作用を説明する。今、第3図に示覆振動周波数分析
装置を、片持ら梁11と垂直方向く紙面と垂直)に振動
させることを考える。ここで、前述の如く片持ら梁11
の共振周波数fRは次式で表わされる。
t :片持ち梁の厚さ j2:片持ち梁の長さ e:片持ち梁のヤング率 91片持ち梁の密度 また、片持′ち梁11が振動すると、片持ち梁11とP
中波散層4とで構成された静電容量が変化J゛る。この
容量変化に応じてゲート領域20の電圧が変化するので
、片持ち梁11の機械振動を2゜3.20で構成される
MOS l−ランジスタの電気出力として取出せる。な
お、この音響の電気変換原理の参考文献としては、1(
urt  E、 Petersen :  [3ili
con  as  a  Mechanical  M
aterial J Proc 、  I EFEE、 70 (5) 、 
420 (1982)を挙げることができる。
従って、この振動周波数分析装置を用いれば、それぞれ
の片持ち梁11の厚みにより決まる共振周波数と同じ振
動周波数を検出し、分析することができる。
次に、共振周波数精度の改良に関し、以下に詳しく説明
する。
上式から明らかなように、共振周波数ftの]′6度は
梁の厚さtの精度ど梁の長ざぶの精度に関係し、特に長
さρの方はf 1に対して二乗の因子を持つことから厚
さLの精度の2倍の精度を要求される。例えば、f ■
の精度を55%どづると、厚さ[の精度は5%なのに対
し長さ℃の精度は2.5%となる。
例えば、実際の片持ち梁につい−て10Kl−lz。
100KI−1z 、 1メガヘルツの3種類の共振周
波数を持たせるとづる。
従来の厚さ一定、長さ可変方式だと、例えば厚さを0.
5μmとした場合、梁の長さはそれぞれ270μm 、
85μm 、27μmとなり、それぞれを2.5%の精
度で作らねばならない。
従って、最高で1メカヘルツの梁に対して0゜7μm以
下の精度を要求され、これを満たすのは極めて困難であ
った。一方、高周波においても精度を保つため梁の厚さ
を厚・くすると、低周波側の梁を非常に長くしなければ
ならず、技術的困却が伴うとともに、素子形状も大きく
なる欠点がある。
ところか、本発明の長さ一定、厚さ可変描造においては
、同様の共振周波数特性を持1.l:ホるlこめに、梁
の長さを150μmとすると、梁の厚さをソ4’Lソh
0.15Iln 、 1 、5μm 、 15Ilnと
すれば良く、梁の厚さは約50人の精度て”1lilJ
御できるので充分な精度を保てる。
第6図〜第8図には他の実施例を示す。この実施例は、
梁の厚さが部分的に異なることを特徴とする実施例であ
り、第1図に示した実施例と異なる部分(梁の部分の断
面図)のみを扱き出して示しておる。
第6図〜第8図において、各梁における厚さの異なる部
分23の位置は梁の先端に限定される必要はない。また
23の長さ、厚さは1種類[こ限定する必要はない。
また、このような構成とすると、同一共振周波数を得る
のに梁の長さを短くできる。
第9図は、同一の半導体基板上では同一の長さの梁を有
し、それぞれの梁の厚さの異なった半導体基板を一体に
組込/vであることを特徴とする他の実施例であり、特
徴的な部分のみ図示し、第1図に、示した実施例と同一
の部分は省略しである。
第10図、第11図はそれぞれ第9図中A−A−の断面
図、B−8−の断面図を示したものc′ある。
半導体基板24中に設けられている片持ち梁26.27
は同一の長さを有してあり、半導体基板25中に設レノ
られている片持ち粱’28.29は26.27と同一の
長さを有し、各梁はそれぞれ厚ざか異なるものである。
この実施例にJ3ける振動周波数分析装置30は、この
ような2種類以上の半導体基板を一体に絹込んである。
この実施例にa−3いては、同一半導体基板上では同一
の梁の長さを有するため、例えば極端に共振周波数が異
なる梁が要求される場合でも、容易に製造できる。
以上)ボベたような梁構造を右づる半導体装置(こよる
振動周波数分析装置は、ノッキングセンサや加速度セン
サ、振動スペクトル分析装置等へ応用でき、この振動周
波数分析装置を第12図及び第13図に示ずように2次
元、3次元的に一体化することにより、2次元、3次元
の振動分析装置へ応用できる。
また、1方向の振動周波数が他方向に比べて著しく異な
るように場合でも、梁の厚さと長さで所望の共振周波数
が得られるよう設計した振動周波数分析装置を第6図の
J:うに一体に組込むことにより容易に振動分析ができ
る。
なお、前記実施例では片持ち梁の素材としてポリS1を
使用したが、これにかえて金や白金等のフッ酸に耐性の
ある素材でも良く、要するに梁となるべき部分を選択的
に厚みを変えて形成できる工程及び素材であれば良いの
である。
また、前記実施例の工程に変えて、先に本出願人提案の
ように、半導体基板の表面に耐アルカリエッチ性の絶縁
膜を被覆形成し、その絶縁膜上にポリS1からなる支持
台を形成し、その支持台の上面部にP形不純物を高温度
に注入し、その後に支持台の一部をアルカリエッチ液で
除去し、これによりP十不純物の混入された表面層部分
を梁として残す方法でも良く、つJ、すP形不糾物層の
厚さを、注入度合によって異ならせるだけて゛良い。
更に、各実施例は片持ち梁についC説明したがこの発明
による思想は両持ち梁にも適用できることは勿論である
以上説明してぎたように、この発明ににればその構成を
半導体基板上に同一長さの梁を複数本形成するとともに
、各梁の厚さを適宜異ならせることにより、各梁の共振
周波数を互いに異ならせてなることを特徴どするもので
あるから、所望の共振周波数に対して梁の厚さ、長さを
精度良く設定でさ、従って高粘度の振動周波数分(11
装蔚を10ることがて゛きるという効果が得られる。
【図面の簡単な説明】
第1図は本発明に係わる梁構造を右づる半導体装置の一
例を示ず平面図、第2図は同へ−へ′線断面図、第3図
は同装置のB−B ′線断面図、第4図は同装置のc−
c′線断面図、第5図(a )〜(III )は本発明
装置の工程図、第6図〜第8図は、本発明装置の他の実
施例の要部断面図、第9図は本発明装置の更に他の実施
例を示づ平面図、第10図は同A−A ′線断面図、第
11図は同B−1:3 ′線断面図、第′12図、第1
3図(J本発明装置の取イ」状態の一例を承り図である
。 特許出願人 []産自動車株式会社 第6図 2駕 第7図 3 第8図 3 第9図 0 第10図 C 第11図 R 第12図 第13図

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板上に同一長さの梁を複数本形成すると
    ともに、6梁の厚さを適宜異ならせることにより、6梁
    の共振周波数を互いに異なら氾てなることを特徴とする
    梁構造を有づる半導体装置。
JP18547382A 1982-10-22 1982-10-22 梁構造を有する半導体装置 Pending JPS5974682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18547382A JPS5974682A (ja) 1982-10-22 1982-10-22 梁構造を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18547382A JPS5974682A (ja) 1982-10-22 1982-10-22 梁構造を有する半導体装置

Publications (1)

Publication Number Publication Date
JPS5974682A true JPS5974682A (ja) 1984-04-27

Family

ID=16171379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18547382A Pending JPS5974682A (ja) 1982-10-22 1982-10-22 梁構造を有する半導体装置

Country Status (1)

Country Link
JP (1) JPS5974682A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62174978A (ja) * 1985-10-08 1987-07-31 Nippon Denso Co Ltd 半導体振動・加速度検出装置
JPS63248181A (ja) * 1987-04-02 1988-10-14 Nippon Denso Co Ltd 集積化センサ
US4906586A (en) * 1984-11-11 1990-03-06 Cornell Research Foundation, Inc. Suspended gate field effect semiconductor pressure transducer device
US4948757A (en) * 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906586A (en) * 1984-11-11 1990-03-06 Cornell Research Foundation, Inc. Suspended gate field effect semiconductor pressure transducer device
JPS62174978A (ja) * 1985-10-08 1987-07-31 Nippon Denso Co Ltd 半導体振動・加速度検出装置
JPS63248181A (ja) * 1987-04-02 1988-10-14 Nippon Denso Co Ltd 集積化センサ
US4948757A (en) * 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures

Similar Documents

Publication Publication Date Title
US4665610A (en) Method of making a semiconductor transducer having multiple level diaphragm structure
EP1417151B1 (en) Method for the fabrication of suspended porous silicon microstructures and application in gas sensors
JPH0114711B2 (ja)
JP2007127658A (ja) 回転レートセンサの製造方法
JPH1084119A (ja) レートセンサを製造するための方法
JP3347203B2 (ja) 微細空洞形成方法及び微細空洞を有する微小装置
JPS5974682A (ja) 梁構造を有する半導体装置
JP4081868B2 (ja) 微小装置の製造方法
JPH0351095B2 (ja)
JP2553702B2 (ja) 半導体装置およびその製造方法
JP2617287B2 (ja) シリコンマイクロセンサ
US5926716A (en) Method for forming a structure
JPS61212052A (ja) 梁構造体を有する半導体装置
JPS6267880A (ja) 半導体装置の製造方法
JPH0650255B2 (ja) シリコンマイクロセンサの製造方法
JPH07274288A (ja) シリコンカンチレバー及びこれを用いた超音波センサー
JPH10223914A (ja) 半導体マイクロマシンの製造方法
JPH04304679A (ja) 圧力センサ
JPS61166031A (ja) 絶縁膜のエツチング方法
CN115784143A (zh) 自对准多晶硅单晶硅混合mems垂直电极及其制造方法
JPH0685194A (ja) 半導体装置の製造方法
JPH06124944A (ja) 半導体装置
JPS595644A (ja) 半導体装置の製造方法
JPH01224671A (ja) 半導体加速度センサの製造方法
JPH09205216A (ja) 微細加工方法