JPH09205216A - 微細加工方法 - Google Patents
微細加工方法Info
- Publication number
- JPH09205216A JPH09205216A JP1017196A JP1017196A JPH09205216A JP H09205216 A JPH09205216 A JP H09205216A JP 1017196 A JP1017196 A JP 1017196A JP 1017196 A JP1017196 A JP 1017196A JP H09205216 A JPH09205216 A JP H09205216A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- eliminated
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 生産性が高く、高価な設備を用いず、安定に
かつ低コストで微細加工が実現できる微細加工方法を提
供することである。 【解決手段】 Ｓｉ3 Ｎ4 膜２とＳｉＯ2 膜３とを重ね
て形成し、ＳｉＯ2 膜３の開孔部を選択的にエッチング
除去し、ＳｉＯ2 膜３′をマスクとしてＳｉ3 Ｎ4 膜２
をエッチング除去し、凹部全体に熱酸化を施してＳｉＯ
2 膜４を形成し、加熱リン酸に浸漬して、Ｓｉ3 Ｎ4 膜
２′を横方向からエッチングして一部Ｓｉ3 Ｎ4 膜２″
を残すように加工し、前記除去された領域に熱酸化処理
によりＳｉＯ2 膜６を形成し、全面緩衝フッ酸に浸漬し
てＳｉＯ2 膜３′を除去した後さらに加熱リン酸に浸漬
してＳｉ3 Ｎ4 膜２″を除去して微細な開孔窓ｗを形成
する。
かつ低コストで微細加工が実現できる微細加工方法を提
供することである。 【解決手段】 Ｓｉ3 Ｎ4 膜２とＳｉＯ2 膜３とを重ね
て形成し、ＳｉＯ2 膜３の開孔部を選択的にエッチング
除去し、ＳｉＯ2 膜３′をマスクとしてＳｉ3 Ｎ4 膜２
をエッチング除去し、凹部全体に熱酸化を施してＳｉＯ
2 膜４を形成し、加熱リン酸に浸漬して、Ｓｉ3 Ｎ4 膜
２′を横方向からエッチングして一部Ｓｉ3 Ｎ4 膜２″
を残すように加工し、前記除去された領域に熱酸化処理
によりＳｉＯ2 膜６を形成し、全面緩衝フッ酸に浸漬し
てＳｉＯ2 膜３′を除去した後さらに加熱リン酸に浸漬
してＳｉ3 Ｎ4 膜２″を除去して微細な開孔窓ｗを形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、表面に微細な開孔
窓を開けてソース領域やゲート領域を集積形成してなる
高周波対応のトランジスタを作成するのに有効な微細加
工の方法に関するものである。
窓を開けてソース領域やゲート領域を集積形成してなる
高周波対応のトランジスタを作成するのに有効な微細加
工の方法に関するものである。
【０００２】
【従来の技術】従来、高周波対応のトランジスタを作成
するのに有効な微細加工は、高精度で高価なステッパー
等の設備を用いて直接描画して遂行されており、描画の
精度が歩留りを決めている。又生産性の観点からは基板
上の個々の素子又は小分けにした素子群毎に正確なアラ
イメントを行ない、順次加工を遂行して１枚の基板処理
を終えていた。
するのに有効な微細加工は、高精度で高価なステッパー
等の設備を用いて直接描画して遂行されており、描画の
精度が歩留りを決めている。又生産性の観点からは基板
上の個々の素子又は小分けにした素子群毎に正確なアラ
イメントを行ない、順次加工を遂行して１枚の基板処理
を終えていた。
【０００３】
【発明が解決しようとする課題】上記した従来の直接露
光式の微細加工方法によれば、周波数特性を改良するた
めにより微細なパターニングを行なおうとすると、せい
ぜい２〜３μｍ程度が限界である為、高価な設備を用い
て部分毎に加工することがどうしても避けられないのが
実状であった。
光式の微細加工方法によれば、周波数特性を改良するた
めにより微細なパターニングを行なおうとすると、せい
ぜい２〜３μｍ程度が限界である為、高価な設備を用い
て部分毎に加工することがどうしても避けられないのが
実状であった。
【０００４】本発明の課題は、生産性が高く、高価な設
備を用いず、安定にかつ低コストで微細加工が実現でき
る微細加工方法を提供することである。
備を用いず、安定にかつ低コストで微細加工が実現でき
る微細加工方法を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、導電型
シリコン基板の表面にＳｉ3 Ｎ4 膜とＳｉＯ2 膜とを重
ねて形成する工程と、該ＳｉＯ2 膜表面にフォトリソグ
ラフィー手法によりフォトレジストパターンを形成し該
ＳｉＯ2 膜の開孔部を選択的にエッチング除去する工程
と、選択的に開孔された前記ＳｉＯ2 膜をマスクとして
前記Ｓｉ3 Ｎ4膜を選択的にエッチング除去する工程
と、該エッチング除去により形成された選択開孔部に露
呈された前記導電型シリコン基板を選択的にエッチング
除去した後、それにより形成された凹部全体に熱酸化を
施し、ＳｉＯ2 膜を形成する工程と、加熱リン酸に浸漬
して、前記Ｓｉ3 Ｎ4 膜を横方向からエッチングして一
部Ｓｉ3 Ｎ4 膜を残すように加工する工程と、この横方
向エッチングにより除去された領域に熱酸化処理により
ＳｉＯ2 膜を形成する工程と、全面緩衝フッ酸に浸漬し
て前記最初のＳｉＯ2 膜を除去した後さらに加熱リン酸
に浸漬して前記一部残したＳｉ3 Ｎ4 膜を除去して微細
な開孔窓を形成する工程とを含む微細加工方法が得られ
る。
シリコン基板の表面にＳｉ3 Ｎ4 膜とＳｉＯ2 膜とを重
ねて形成する工程と、該ＳｉＯ2 膜表面にフォトリソグ
ラフィー手法によりフォトレジストパターンを形成し該
ＳｉＯ2 膜の開孔部を選択的にエッチング除去する工程
と、選択的に開孔された前記ＳｉＯ2 膜をマスクとして
前記Ｓｉ3 Ｎ4膜を選択的にエッチング除去する工程
と、該エッチング除去により形成された選択開孔部に露
呈された前記導電型シリコン基板を選択的にエッチング
除去した後、それにより形成された凹部全体に熱酸化を
施し、ＳｉＯ2 膜を形成する工程と、加熱リン酸に浸漬
して、前記Ｓｉ3 Ｎ4 膜を横方向からエッチングして一
部Ｓｉ3 Ｎ4 膜を残すように加工する工程と、この横方
向エッチングにより除去された領域に熱酸化処理により
ＳｉＯ2 膜を形成する工程と、全面緩衝フッ酸に浸漬し
て前記最初のＳｉＯ2 膜を除去した後さらに加熱リン酸
に浸漬して前記一部残したＳｉ3 Ｎ4 膜を除去して微細
な開孔窓を形成する工程とを含む微細加工方法が得られ
る。
【０００６】
【発明の実施の形態】以下に、図面を参照しながら本発
明の一実施の形態を表面配線構造の静電誘導型トランジ
スタ（以下ＳＩＴと省略する）に適用した場合について
詳述する。
明の一実施の形態を表面配線構造の静電誘導型トランジ
スタ（以下ＳＩＴと省略する）に適用した場合について
詳述する。
【０００７】Ｎ型シリコン基板１の表面にＣＶＤ装置に
より膜厚２０００ÅのＳｉ3 Ｎ4 膜２、膜厚３０００Å
のＳｉＯ2 膜３を連続形成する（図１（ａ）参照）。こ
こでＳｉ3 Ｎ4 膜２の原料はＳｉＨ2 Ｃｌ2 とＮＨ3 ガ
スを用い成膜温度は７４０℃で行なった。又ＳｉＯ2 膜
３の方はＳｉＨ4 とＯ2 ガスを用い３３０℃で行なっ
た。
より膜厚２０００ÅのＳｉ3 Ｎ4 膜２、膜厚３０００Å
のＳｉＯ2 膜３を連続形成する（図１（ａ）参照）。こ
こでＳｉ3 Ｎ4 膜２の原料はＳｉＨ2 Ｃｌ2 とＮＨ3 ガ
スを用い成膜温度は７４０℃で行なった。又ＳｉＯ2 膜
３の方はＳｉＨ4 とＯ2 ガスを用い３３０℃で行なっ
た。
【０００８】次に、図１（ａ）の主表面のＳｉＯ2 膜３
の上にネガレジスト（東京応化製ＯＭＲ８３）で選択パ
ターンを形成した後緩衝フッ酸（６−３ＢＨＦ）にて露
呈部のＳｉＯ2 膜３を除去開孔した後、引続き１８０℃
に加熱したリン酸中に浸漬してＳｉ3 Ｎ4 膜２を選択除
去して、Ｓｉ3 Ｎ4 膜２′とＳｉＯ2 膜３′からなる凸
部が形成される（図１（ｂ）参照）。尚、本実施の形態
ではウェットエッチングで処理を進めたが、当然ドライ
エッチング装置が準備されていればそれを用いても良
い。又、ＳｉＯ2 膜３，３′はＣＶＤ法によるＳｉＯ2
膜である。
の上にネガレジスト（東京応化製ＯＭＲ８３）で選択パ
ターンを形成した後緩衝フッ酸（６−３ＢＨＦ）にて露
呈部のＳｉＯ2 膜３を除去開孔した後、引続き１８０℃
に加熱したリン酸中に浸漬してＳｉ3 Ｎ4 膜２を選択除
去して、Ｓｉ3 Ｎ4 膜２′とＳｉＯ2 膜３′からなる凸
部が形成される（図１（ｂ）参照）。尚、本実施の形態
ではウェットエッチングで処理を進めたが、当然ドライ
エッチング装置が準備されていればそれを用いても良
い。又、ＳｉＯ2 膜３，３′はＣＶＤ法によるＳｉＯ2
膜である。
【０００９】次に、図１（ｂ）の状態の基板をＨＦ：Ｈ
ＮＯ3 ：ＣＨ3 ＣＯＯＨ＝５：１００：１（容積比）の
低エッチング速度のシリコン用エッチング液に２０秒間
浸漬して深さ１．５μの凹部を形成した後、１１００℃
の温度でＯ2 ガス雰囲気中で熱酸化を施しＳｉＯ2 膜４
を形成する（図１（ｃ）参照）。
ＮＯ3 ：ＣＨ3 ＣＯＯＨ＝５：１００：１（容積比）の
低エッチング速度のシリコン用エッチング液に２０秒間
浸漬して深さ１．５μの凹部を形成した後、１１００℃
の温度でＯ2 ガス雰囲気中で熱酸化を施しＳｉＯ2 膜４
を形成する（図１（ｃ）参照）。
【００１０】次に、図１（ｃ）の状態のウェハー全面に
ポジレジスト例えば東京応化製ＯＦＰＲ８００を回転塗
布した後、全面紫外線露光を施し庇部Ａの下にレジスト
を残し前記同様緩衝フッ酸に浸漬し前記凹部の底のみを
開孔する（図１（ｄ）参照）。ここで、注意すべき点は
ＳｉＯ4 膜４′の膜厚がＳｉＯ2 膜３の膜厚の約１／２
程度とすることである。
ポジレジスト例えば東京応化製ＯＦＰＲ８００を回転塗
布した後、全面紫外線露光を施し庇部Ａの下にレジスト
を残し前記同様緩衝フッ酸に浸漬し前記凹部の底のみを
開孔する（図１（ｄ）参照）。ここで、注意すべき点は
ＳｉＯ4 膜４′の膜厚がＳｉＯ2 膜３の膜厚の約１／２
程度とすることである。
【００１１】次に、図１（ｄ）の状態の基板をＢＣｌ3
等のＰ型不純物拡散源を用いてＰ+形拡散層５を形成す
る（図１（ｅ）参照）。尚、４″は拡散押込み処理時の
ＳｉＯ2 膜である。
等のＰ型不純物拡散源を用いてＰ+形拡散層５を形成す
る（図１（ｅ）参照）。尚、４″は拡散押込み処理時の
ＳｉＯ2 膜である。
【００１２】次に、図１（ｅ）の状態の基板を１８０℃
加熱リン酸中に浸漬してＳｉ3 Ｎ4膜２′を横方向から
エッチングし凸部頂部中央付近に１．０〜１．５μｍの
幅でＳｉ3 Ｎ4 膜２″を残す（図１（ｆ）参照）。本工
程では直接表面の顕微鏡観察によりＳｉ3 Ｎ4 膜２″の
幅を確認できる。尚、Ｓｉ3 Ｎ4 膜２，２′，２″はＣ
ＶＤ法によるＳｉ3 Ｎ4 膜である。
加熱リン酸中に浸漬してＳｉ3 Ｎ4膜２′を横方向から
エッチングし凸部頂部中央付近に１．０〜１．５μｍの
幅でＳｉ3 Ｎ4 膜２″を残す（図１（ｆ）参照）。本工
程では直接表面の顕微鏡観察によりＳｉ3 Ｎ4 膜２″の
幅を確認できる。尚、Ｓｉ3 Ｎ4 膜２，２′，２″はＣ
ＶＤ法によるＳｉ3 Ｎ4 膜である。
【００１３】次に、図１（ｆ）の状態の基板を熱酸化処
理してＳｉＯ2 膜６をギャップｇの部分に形成する（図
１（ｇ）参照）状態を示す。このときの、熱酸化条件は
１１００℃ウェットＯ2 雰囲気で１０分行ない膜厚は２
０００Å程度である。
理してＳｉＯ2 膜６をギャップｇの部分に形成する（図
１（ｇ）参照）状態を示す。このときの、熱酸化条件は
１１００℃ウェットＯ2 雰囲気で１０分行ない膜厚は２
０００Å程度である。
【００１４】次に、図１（ｇ）の基板を緩衝フッ酸に浸
漬し凸部頂面のＳｉＯ2 膜３′を除去し、引続き１８０
℃加熱リン酸中に浸漬し前記凸部頂部に残存させたＳｉ
3 Ｎ4 膜２″を除去開孔して前記凸部の頂部に開孔窓ｗ
を形成する（図１（ｈ）参照）。尚、裏面のＳｉ3 Ｎ4
膜２及びＳｉＯ2 膜３はカーボンランダム（＃１５０
０）等で研磨除去した。
漬し凸部頂面のＳｉＯ2 膜３′を除去し、引続き１８０
℃加熱リン酸中に浸漬し前記凸部頂部に残存させたＳｉ
3 Ｎ4 膜２″を除去開孔して前記凸部の頂部に開孔窓ｗ
を形成する（図１（ｈ）参照）。尚、裏面のＳｉ3 Ｎ4
膜２及びＳｉＯ2 膜３はカーボンランダム（＃１５０
０）等で研磨除去した。
【００１５】次に、図１（ｈ）の基板にＰＯＣｌ3 を拡
散源としてＮ型不純物拡散を施してソース電極７とドレ
イン電極７′を形成し（図１（ｉ）参照）、これにより
表面構造ＳＩＴの基本構造が完成する。さらに、図２に
示すように、Ａｌ又はＡｌ−Ｓｉ合金によるソース電極
メタル８、ゲート電極メタル９、及びドレイン電極メタ
ル１０を形成して最終的に完成する。
散源としてＮ型不純物拡散を施してソース電極７とドレ
イン電極７′を形成し（図１（ｉ）参照）、これにより
表面構造ＳＩＴの基本構造が完成する。さらに、図２に
示すように、Ａｌ又はＡｌ−Ｓｉ合金によるソース電極
メタル８、ゲート電極メタル９、及びドレイン電極メタ
ル１０を形成して最終的に完成する。
【００１６】以上のように本発明ではＳｉ3 Ｎ4 膜とＳ
ｉＯ2 膜とでエッチング液が異なる点と、熱酸化による
ＳｉＯ2 膜とＣＶＤ法によるＳｉＯ2 膜とでエッチング
速度が異なる点と、熱酸化処理時にＳｉ3 Ｎ4 膜の上に
はＳｉＯ2 膜が形成されない点とを利用したセルフアラ
イン手法を新たに構築したものである。
ｉＯ2 膜とでエッチング液が異なる点と、熱酸化による
ＳｉＯ2 膜とＣＶＤ法によるＳｉＯ2 膜とでエッチング
速度が異なる点と、熱酸化処理時にＳｉ3 Ｎ4 膜の上に
はＳｉＯ2 膜が形成されない点とを利用したセルフアラ
イン手法を新たに構築したものである。
【００１７】
【発明の効果】本発明によれば１０μｍ以下の凸部頂部
の中央に１〜１．５μｍの窓を正確に形成でき、生産性
も多数枚数の基板をエッチング液中に浸漬するだけで済
むので非常に良好となる。しかも、高価な設備を用い
ず、高精度の微細な集積加工を安定にかつ低コストで実
現できる。
の中央に１〜１．５μｍの窓を正確に形成でき、生産性
も多数枚数の基板をエッチング液中に浸漬するだけで済
むので非常に良好となる。しかも、高価な設備を用い
ず、高精度の微細な集積加工を安定にかつ低コストで実
現できる。
【００１８】尚、本実施例は表面構造ＳＩＴについて述
べたが同様の手段を類似の微細加工を必要とする他のデ
バイスの工程に応用することは容易である。
べたが同様の手段を類似の微細加工を必要とする他のデ
バイスの工程に応用することは容易である。
【図１】本発明の一実施の形態を説明するための図であ
る。
る。
【図２】表面構造ＳＩＴの基本構造完成断面概略図であ
る。
る。
１ Ｎ型シリコン基板 ２，２′，２″ Ｓｉ3 Ｎ4 膜 ３，３′，４，４′，４″，６ ＳｉＯ2 膜 ５ Ｐ+ 形拡散層 ７ ソース電極 ７′ ドレイン電極 ｇ ギャップ Ａ 庇部 ｗ 開孔窓
Claims (1)
- 【請求項１】 導電型シリコン基板の表面にＳｉ3 Ｎ4
膜とＳｉＯ2 膜とを重ねて形成する工程と、該ＳｉＯ2
膜表面にフォトリソグラフィー手法によりフォトレジス
トパターンを形成し該ＳｉＯ2 膜の開孔部を選択的にエ
ッチング除去する工程と、選択的に開孔された前記Ｓｉ
Ｏ2 膜をマスクとして前記Ｓｉ3 Ｎ4膜を選択的にエッ
チング除去する工程と、該エッチング除去により形成さ
れた選択開孔部に露呈された前記導電型シリコン基板を
選択的にエッチング除去した後、それにより形成された
凹部全体に熱酸化を施し、ＳｉＯ2 膜を形成する工程
と、加熱リン酸に浸漬して、前記Ｓｉ3 Ｎ4 膜を横方向
からエッチングして一部Ｓｉ3 Ｎ4 膜を残すように加工
する工程と、この横方向エッチングにより除去された領
域に熱酸化処理によりＳｉＯ2 膜を形成する工程と、全
面緩衝フッ酸に浸漬して前記最初のＳｉＯ2 膜を除去し
た後さらに加熱リン酸に浸漬して前記一部残したＳｉ3
Ｎ4 膜を除去して微細な開孔窓を形成する工程とを含む
微細加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017196A JPH09205216A (ja) | 1996-01-24 | 1996-01-24 | 微細加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017196A JPH09205216A (ja) | 1996-01-24 | 1996-01-24 | 微細加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205216A true JPH09205216A (ja) | 1997-08-05 |
Family
ID=11742842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1017196A Withdrawn JPH09205216A (ja) | 1996-01-24 | 1996-01-24 | 微細加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205216A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080554A (ja) * | 2005-10-24 | 2006-03-23 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| CN113066719A (zh) * | 2021-03-18 | 2021-07-02 | 吉林华微电子股份有限公司 | 一种硅片制作方法及硅片 |
-
1996
- 1996-01-24 JP JP1017196A patent/JPH09205216A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080554A (ja) * | 2005-10-24 | 2006-03-23 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| CN113066719A (zh) * | 2021-03-18 | 2021-07-02 | 吉林华微电子股份有限公司 | 一种硅片制作方法及硅片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62126637A (ja) | 開孔の形成方法 | |
| JPH09205216A (ja) | 微細加工方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JPS58132950A (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS63136548A (ja) | 半導体装置の製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JP2623633B2 (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS6322065B2 (ja) | ||
| JPS582047A (ja) | 半導体装置の製造方法 | |
| JPS61210669A (ja) | 半導体装置の製造方法 | |
| JPH04317321A (ja) | 半導体装置とその製造方法 | |
| JPS6065544A (ja) | 半導体装置の製造方法 | |
| JPH02132830A (ja) | 選択酸化方法 | |
| JPH0216019B2 (ja) | ||
| JPS6161265B2 (ja) | ||
| JPS61154169A (ja) | 半導体装置の製造方法 | |
| JPH0196946A (ja) | 半導体装置の製造方法 | |
| JPH04312979A (ja) | 半導体装置の製造方法 | |
| JPS62209857A (ja) | 半導体装置の製造方法 | |
| JPH02186643A (ja) | リセス型ゲート構造を有する化合物半導体装置の製造方法 | |
| JPS61176114A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |