JPS5972134A - パタ−ン検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体集積回路の製造工程の中で使用される
縮小投影露光装置において、ウェーハまたはマスクなど
の位置合わせのための精密位置計測に好適なパターン検
出装置の改良に関するものである。

第１図は、縮小投影露光装置に使用されている従来のパ
ターン検出装置の一例を示したものである。縮小投影露
光装置では、回路パターンの原画であるレティクル２を
照明系１で照明し、縮小レンズ３を通してウェーハ４」
二にパターンを形成していく。このとき前］−程でウェ
ーハ４上に形成されたパターン５の位置に合わぜて新た
なパターンを形成する必要がある。そのためのウェーハ
位置検出は以下の方法で行なわれていた。すなわち、オ
プティカルファイバ等で導かれた光源７を用いて、レテ
ィクル２」二の基阜パターン６および縮寸レンズ３を通
してウェーハ上の位置合わせ用パターン（図示していな
い）を照明する。反射光は拡大光学系８を通してスリッ
ト９を有する往復移動台Ｊ１の移動面」二に拡大結像さ
れる。この結像面をスリット９で走査し、スリット９の
移動量をリニアエンコーダ１２により計測しながらスリ
ット通過光の明暗を光電変換素子１０により電気信号に
変換する。このとき、縦軸に光電変換出力を横軸にスリ
ット位置座標をとると、第２図（Ａ）に示すような検出
信号（取込み信号）が得られる。

この検出信号からパターン位置を求めるためには、従来
は演算回路１３により検出信号の対称性の良否を判断す
る方法（参照：特開昭５３−６９０６３号公報）を用い
ていた。すなわち、スリット位置Ｉにおいて得られる検
出値Ｘ（Ｉ）を用いて、第２図（Ｂ）に示すような対称
性の度合を示す関数を求め、これが最小となる位置■を
パターン位置としていた。本方法では、例えば２５００
個の点■に対する検出信号ｘ（Ｊ）を一度メモリに格納
し、その後に特定の範囲内の点■に対してコンピュータ
を用いて式（１）の演算を行なっていた。しかしながら
弐け）の計算は、信号の雑音の影響を受けすらいという
利点はあるものの演算ステップ数が多いため演算処理時
間が長くなるという欠点があった。

例えば、パターン検出器の分解能をウエーノ・上換算で
００４μｍとし、検出範囲±５μｍ内の点■に対して式
（１）の計算を通常使用されるミニコンピユータ（例え
ばＨＩＴＡＣ１０１１；日立製作所製品）で行なうとｍ
　＝　２００として演算処理時間は約０．７秒となる。

また縮小投影露光装置に用いられるパターン検出器の機
能としては検出範囲がより広いことが望まれるが、−に
配力法を」二１５μｍの検出範囲に適用すると演算時間
は約９倍となり、逆に機能低下の要因となりかねない。

特にウェーハ上に形成されている各チップごとに位置合
わせを行なう場合、演算時間が長くなると縮小投影露光
装置のウェーハ処理能力低下の原因となるため、位置計
測に要する演算時間の短縮化が望まれていた。

本発明の目的は、取込まれた検出信号からパターン位置
を求める信号処理において、検出精度を保ちつつ従来か
ら用いられていた対称性演算の回数を低減し、パターン
検出信号の高速処理手段を提供することにある。

」−記目的を達成するために、本発明のパターン検出装
置では取込まれた検出信号に対してその１次モーメント
と積分値との比からパターン位置を高速に検出する手段
を新たに設け、次にその検出値を中心とした狭い範囲内
で対称性演算を行なうことによりパターン位置を高速か
つ正確に求める処理方法を採用した。

まず本発明の原理を図を用いて説明する。第３図は、パ
ターン部のみから大きな信号レベルが得られる矩形波の
検出信号を示したものである。ここでパターン中心位置
は、信号波形と座標軸とで囲まれた図形（斜線部）の重
心位置Ｇの■座標であると考えることができる。パター
ンの検出領域をＩ、≦１≦１２とすれば、重心の定義か
らが成立する。得られる信号がディジタル値の場合は弐
け）の積分表示を加算表示にすればよい。すなわち と表わせる。式（２）の分子２分母をそれぞれ検出信号
波形の１次モーメント、積分値と呼ぶことにする。

実際の検出信号は、第４図（Ａ）に示すようにパターン
部以外からもバックグランドレベルに相当する信号が取
込まれる。この場合は検出信号の低周波成分を除去する
フィルタ（雑音除去演算部）を通して、同図（Ｂ）に示
すようなパターン部の信号変化のみを示す信号を取出し
、その後に式（３）を適用すればパターン位置が求めら
れる。

以下、本発明を実施例を用いて詳細に説明する。

本実施例では、低周波成分を除去した検出信号の絶対値
をメモリに格納し、次にメモリに格納された信号の値の
和すなわち信号の積分値、および信号の値とそれを格納
しているメモリアドレスを示すカウンタ値との積の和す
なわち信号の１次モーメントをそれぞれ求め、後者と前
者で除算した値を求めている。この除算値はパターン位
置の近似値を表わしている。最後に上記近似値を中心と
した狭い範囲内で対称性演算を行う処理方法を採用して
いる。

第５図は、本発明の実施例を示すパターン検出信号処理
回路のブロック図を示している。図において、２０は検
出信号取込み部であり、光電変換素子１０の出力は増幅
器２１を通してＡ／Ｄ変換器２２でディジタル値に変換
されメモリ２３に格納される。

第６図（Ａ）は格納された取込み信号Ｘ（Ｉ）を示して
いる。ここにＸ（Ｉ）は１番目のメモリ番地に格納され
ているディジタル値を示す。信号Ｘ（Ｉ）はウェーハ上
のパターン段差による微細な明暗の変化のほかに、一般
にウェーハ上に塗布されたホトレジスト厚さの変化に伴
う等浮子渉縞が現われて低周波の明暗の変化も含む。そ
こで低周波成分を除去するために、低周波成分除去演算
回路２４を用いて、但し、ｎ＝１００　（ｎの値は経験
的にこの位に選ぶと、信号処理に不必要な低周波成分が
除去できる。）なる演算を行ない、パターン段差による
明暗の変化のみを含む信号ＸＣ（Ｉ）をメモリ２５に格
納する。

第６図（Ｂ）はメモリ２５に格納された検出信号ＸＣ（
Ｉ）を示している。

次に、予め指定したメモリ番地内において検出信号の絶
対値を求める変換回路２６によりＸＣ（Ｉ）の絶対値を
求め、かつ絶対値信号からパターンのない部分の信号レ
ベルすなわち雑音成分の信号レベルに相当する一定値を
差引き、結果が負の場合にはこれを零と置きかえる。な
お、取込み信号の変化分に対して雑音成分が小さい場合
には、この処理は必ずしも必要ではなく、省略してもよ
い。

以上の処理を施した信号をＹ　（Ｉ）とすると、第６図
（Ｃ）に示す波形となる。ただし信号Ｙ（Ｉ）はメモリ
に格納する必要はな（、以下に示す演算を行なうとき、
信号ＸＣ（Ｉ）からその都度Ｙ　（Ｉ）を求めてよい。

第５図における２７はメモリのアドレスを示すカウンタ
である。予め指定した１１≦Ｉ≦１２内にある全ての格
納番地Ｉに対して乗算回路２８によりＹ、（Ｉ）　−Ｙ
（Ｉ）　Ｘ　Ｉ　　　　　　　　　　　ｔ５１なる演算
を行ない、更に加算回路２９．３０によりＹ＋（Ｉ）お
よびＹ（Ｉ）を加算していく。加算結果をそれぞれＭ、
　Ｓとし、演算回路（除算回路）３１により を求める。Ｍは信号Ｙ（Ｉ）の１次モーメント、　　Ｓ
は信号Ｙ（Ｉ）の積分値に相当し、Ｉｇは信号Ｙ（Ｉ）
と座標軸とで囲まれた図形の重心位置を示している。

式（６）の除算を１回行なった時点で真のパターン位置
に近い値の検出（粗検出）が終了する。

本実施例では、ウェーハ上幅４０μｍにわたって信号を
取込み、幅６μｍのパターン位置を算出した。

実験の結果、パターンが±１５μｍの検出範囲内のどこ
にあろうとも式（６）で与えられる昂は、真のパターン
位置を中心として±１μｍの範囲内にあることが確認で
きた。

第７図は上記本発明による粗検出の精度すなわちパター
ン位置と検出値Ｉｇの検出誤差との関係の例を示したも
のである。

パターンの正確な位置を求める方法としては、従来の対
称性の良否を求める式（１）の演算を実行すればよく、
演算回路（対称性演算部）３２によりメモリ２５に格納
されている検出信号に対して演算を実施する。この場合
、式（１）を計算する■の範囲は−＋１　ｉ　７Ｉｍ程
度と狭くてきるため、対称性演算に要する時間は約４と
なる。

本実施例では、検出信号の重心位置を求めることにより
χ・ｊ体性演算の計算範囲を」二１μｍと狭くできるた
め、」−５μｍの範囲内にわたって対称性演算を施す従
来法に比べて演算処理時間の短縮化が実現できた。更に
従来の対称性演算をそのまま±１５μｍにまで検出範囲
を広げて実施すると、演算範囲および式（１）の加算幅
ｍがそれぞれ３倍となるため演算処理時間は約９倍とな
るが、本実施例ではパターンが±１５μｍの範囲内のど
こにあろうとも短時間で位置検出できる。

なお、本実施例では、検出信号取込み部２０に取込まれ
た信号Ｘ（Ｉ）からパターン段差による明暗の変化のみ
を示す検出信号ＸＣ（Ｉ）を求める方法として、式（４
）による低周波成分を除去する方法を採用した。しかし
高周波成分のみを示す検出信号を取出すためには他の方
法も考えられ、例えば取込み信号の差分信号（微分した
信号）を検出信号としてメモリ２５に格納しても同様の
効果が得られる。

以上のように、本発明を実施すれば検出すべきパターン
の位置が検出範囲内のどこにあろうとも検出信号と座標
軸とで囲まれた図形の重心位置を求める演算により±１
μｍ程度の狭い範囲内に位置検出できる。その結果、従
来最も演算時間を要する対称性演算（１）を実行する範
囲を±１ｔ、ｔｍ程度と狭くでき、演算処理時間の短縮
化が実現できる。

【図面の簡単な説明】 第１図は従来のパターン検出装置の一構成例を示した説
明図、第２図（Ａ）、　（Ｂ）はそれぞれ取込み信号、
従来の処理信号を示す図、第３図及び第４図（Ａ）、　
（Ｂ）はいずれも本発明の詳細な説明するだめの信号波
形図、第５図は本発明の信号処理回路を示したブロック
図、第６図（Ａ）、　（Ｂ）、　（Ｃ）は本発明で処理
した信号波形図、第７図は本発明で実施した粗検出精度
を示す図である。 １０・・・光電変換素子−２０・検出信号取込み部２１
　　増幅器　　　　　　２２・・Ａ／Ｄ変換器２３・・
・メモリ ２４・・低周波成分除去演算回路 ２５・・メモリ２６・・・変換回路 ２７・・カウンタ　　　　　２８・・・乗算回路２９、
３Ｃ］　　加算回路 ３１・・演算回路（除算回路） ３２・・演算回路（対称性演算部） 代理人弁理士　中村純之助 １Ｐｌ　　図 １’２図 １’３ｖ！１ １Ｆ４図 １＋　　　ｌｅ　　　１２Ｉ オ６図 Ｊｐ７図 バターンイ立運シａ州） 第１頁の続き ０発　明　者　河村喜雄 国分寺市東恋ケ窪−丁目２８０番 地株式会社日立製作所中央研究 所内 の発　明　者　保坂純男 国分寺市東恋ケ窪−丁目２８０番 地株式会社日立製作所中央研究 所内

Claims (4)

【特許請求の範囲】
1. （１）試料を照明し該試料からの反射光あるいは透過光
   の強度分布を光電変換し検出信号として取込む検出信号
   取込み部と、該取込まれた検出信号から試料位置を計測
   するための信号処理を行なう演算処理部を備えたパター
   ン検出装置において、上記演算処理部は、」１記検出信
   号の１次モーメントを求める手段と積分値を求める手段
   および該手段により求められた１次モーメントを積分値
   で除算する手段を有してなる検出信号の重心位置演算部
   と、該重心位置演算部で算出された検出信号の重心位置
   近傍で試料位置を精密に検出するための対称性演算部を
   具備して構成したことを特徴とするパターン検出装置。
2. （２）前記検出信号取込み部は、光電変換信号をディジ
   タル値に変換するＡ／Ｄ変換器とＡ／Ｄ変換された検出
   信号の値を格納するメモリを有し、前記１次モーメント
   を求める手段は、上記メモリに格納された信号の値とメ
   モリアドレスを示すカウンタ値とを乗算する乗算回路と
   乗算結果を加算する加算回路を有して構成したものであ
   る特許請求の範囲第１項記載のパターン検出装置。
3. （３）前記演算処理部には、低周波成分除去演算回路と
   該演算回路通過後の信号の値を格納するメモリと該メモ
   リからの信号を絶対値に変換する変換回路とを有してな
   る雑音除去演算部をも具備したものである特許請求の範
   囲第１項記載のパターン検出装置。
4. （４）前記演算処理部には、取込まれた検出信号の差分
   信号を求める回路と、該回路で求めた差分信号の値を格
   納するメモリと該メモリからの信号を絶対値に変換する
   変換回路を有してなる雑音除去演算部をも具備したもの
   である特許請求の範囲第１項記載のパターン検出装置。