JPS597118B2 - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JPS597118B2 JPS597118B2 JP51023796A JP2379676A JPS597118B2 JP S597118 B2 JPS597118 B2 JP S597118B2 JP 51023796 A JP51023796 A JP 51023796A JP 2379676 A JP2379676 A JP 2379676A JP S597118 B2 JPS597118 B2 JP S597118B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- waveform
- circuit
- signal
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
- G10H7/06—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories in which amplitudes are read at a fixed rate, the read-out address varying stepwise by a given value, e.g. according to pitch
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/04—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation
- G10H1/053—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation during execution only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明は電子楽器に係り、特に波形読み出し方式のデ
ィジタル電子楽器に関する。
ィジタル電子楽器に関する。
波形読み出し方式とは、発音すべき楽音波形を予めメモ
リに記憶させておきこれを所定の速度で読み出すものを
いう。
リに記憶させておきこれを所定の速度で読み出すものを
いう。
このような波形読み出し方式を採用する電子楽器は、例
えば第１図に示すように構成される。すなわち、鍵盤１
０の鍵を押すと鍵を操作したことによりキーオン信号Ｋ
ＯＮが発生し、また操作された鍵に対応し、且つ発音す
べき楽音の基本周波数に比例した値の周波数情報（Ｒナ
ンバと呼ぷ）をＲナンバメモリ１１から読み出す。この
Ｒナンバメモリ１１から読み出されたＲナンバは、一定
周期のクロックパルスφによつて開閉されるゲート１２
を介して加算器１３に転送される。加算器１３は前記ク
ロックパルスφのタイミングでＲナンバを繰り返し加算
する。すなわち、最初のパルスφのタイミングでＩＲを
、次のパルスφのタイミングで２Ｒを、以下同様にして
ｑ番目のパルスφのタイミングでｑＲを順次出力して波
形メモ１月４をアドレスする。この場合、加算器１３は
ある値（例えば、１２８）のモジユロをもつており、こ
の結果ｘ＝ｑＲ（ｑ＝１、２、・・・ ・・・・・・
）ば０″からモジユロの間をＲの間隔をもつて上昇し、
加算結果がモジユロを越えた場合にはモジユロとの差を
加算器１３中に残すように動作する。また、加算器１３
に加えられるＲナンバは前述のように発生すべき楽音の
基本周波数に比例しているため、Ｘの変化つまり前記Ｘ
の上昇動作の繰り返し回数は発生すべき楽音の基本周波
数に比例する。従つて、波形メモ１月４のアドレス数を
前記モジユロ数と同じにしておけば、波形メモリ１４か
ら読み出される波形の周波数は前記Ｒナンバの大小によ
つて変わることになる。すなわち、大きなＲナンバが出
力されたときには波形メモリ１４の出力は速く変化しス
トアされた波形の繰り返し周期が短くなつて高い周波数
の楽音が得られることになり、また逆に小さなＲナンバ
が出力されれば低い周波数の楽音が得られることになる
。なお、このような機能については特開昭４８−９０２
１７号明細書に記載されており、既に公知技術であるの
で詳細な説明は省略する。こうして波形メモリ１４から
読み出された所望周波数の楽音波形に関するディジタル
情報は、乗算器１６でエンベロープ発生器１５から出力
情報と掛け合わされて、ＤＡコンバータ１７に転送され
アナログ信号に変換される。更に、このアナログ信号は
増幅器などを含む音響装置１８を経て、スピーカ１９に
よつて楽音信号として発音される。ここで、エンベロー
プ発生器１５は、鍵盤１０の鍵を操作したことによつて
発生するキーオン信号ＫＯＮによつて駆動され、第２図
で示すように、鍵操作に応じたキーオン信号（同図ａ）
に従つて、アタツク、第１デイケイ、サステイン、第２
デイケイなどのエンベロープ波形ＥＮＶ（同図ｂ）を波
形メモリ１４から出力される楽音信号情報に付与して表
情のある楽音を形成する。すなわち、第２図ｂは、鍵を
押した瞬間に楽音が最も強く発音され（アタツク）、次
にやや減衰して一定の状態を保ち（第１デイケイ、サス
テイン）、その後離鍵に伴い序々に楽音が減衰して消音
する（第２デイケイ）までの状態を示している。以上の
説明からも分かるように、波形読み出し方式においては
、予め定められた波形に関する情報をメモリに記憶させ
ておくため、発音される楽音は、エンベロープが変化す
るのみで、その音色はアタツクからデイケイまで不変で
あり自然楽器のように豊かな感じの楽音は得られなかつ
た。
えば第１図に示すように構成される。すなわち、鍵盤１
０の鍵を押すと鍵を操作したことによりキーオン信号Ｋ
ＯＮが発生し、また操作された鍵に対応し、且つ発音す
べき楽音の基本周波数に比例した値の周波数情報（Ｒナ
ンバと呼ぷ）をＲナンバメモリ１１から読み出す。この
Ｒナンバメモリ１１から読み出されたＲナンバは、一定
周期のクロックパルスφによつて開閉されるゲート１２
を介して加算器１３に転送される。加算器１３は前記ク
ロックパルスφのタイミングでＲナンバを繰り返し加算
する。すなわち、最初のパルスφのタイミングでＩＲを
、次のパルスφのタイミングで２Ｒを、以下同様にして
ｑ番目のパルスφのタイミングでｑＲを順次出力して波
形メモ１月４をアドレスする。この場合、加算器１３は
ある値（例えば、１２８）のモジユロをもつており、こ
の結果ｘ＝ｑＲ（ｑ＝１、２、・・・ ・・・・・・
）ば０″からモジユロの間をＲの間隔をもつて上昇し、
加算結果がモジユロを越えた場合にはモジユロとの差を
加算器１３中に残すように動作する。また、加算器１３
に加えられるＲナンバは前述のように発生すべき楽音の
基本周波数に比例しているため、Ｘの変化つまり前記Ｘ
の上昇動作の繰り返し回数は発生すべき楽音の基本周波
数に比例する。従つて、波形メモ１月４のアドレス数を
前記モジユロ数と同じにしておけば、波形メモリ１４か
ら読み出される波形の周波数は前記Ｒナンバの大小によ
つて変わることになる。すなわち、大きなＲナンバが出
力されたときには波形メモリ１４の出力は速く変化しス
トアされた波形の繰り返し周期が短くなつて高い周波数
の楽音が得られることになり、また逆に小さなＲナンバ
が出力されれば低い周波数の楽音が得られることになる
。なお、このような機能については特開昭４８−９０２
１７号明細書に記載されており、既に公知技術であるの
で詳細な説明は省略する。こうして波形メモリ１４から
読み出された所望周波数の楽音波形に関するディジタル
情報は、乗算器１６でエンベロープ発生器１５から出力
情報と掛け合わされて、ＤＡコンバータ１７に転送され
アナログ信号に変換される。更に、このアナログ信号は
増幅器などを含む音響装置１８を経て、スピーカ１９に
よつて楽音信号として発音される。ここで、エンベロー
プ発生器１５は、鍵盤１０の鍵を操作したことによつて
発生するキーオン信号ＫＯＮによつて駆動され、第２図
で示すように、鍵操作に応じたキーオン信号（同図ａ）
に従つて、アタツク、第１デイケイ、サステイン、第２
デイケイなどのエンベロープ波形ＥＮＶ（同図ｂ）を波
形メモリ１４から出力される楽音信号情報に付与して表
情のある楽音を形成する。すなわち、第２図ｂは、鍵を
押した瞬間に楽音が最も強く発音され（アタツク）、次
にやや減衰して一定の状態を保ち（第１デイケイ、サス
テイン）、その後離鍵に伴い序々に楽音が減衰して消音
する（第２デイケイ）までの状態を示している。以上の
説明からも分かるように、波形読み出し方式においては
、予め定められた波形に関する情報をメモリに記憶させ
ておくため、発音される楽音は、エンベロープが変化す
るのみで、その音色はアタツクからデイケイまで不変で
あり自然楽器のように豊かな感じの楽音は得られなかつ
た。
この発明は、以上のような欠点を除去しようとして成さ
れたもので、波形読み出し方式の電子楽器において、時
間経過もしくは押鍵操作の一方又は双方に従つて音色の
変化する楽音を発音し得る電子楽器を提供しようとする
ものである。特に、この発明によれば自然楽器において
生ずる次のような現象に着目して音色を変化させること
を第１の目的とする。
れたもので、波形読み出し方式の電子楽器において、時
間経過もしくは押鍵操作の一方又は双方に従つて音色の
変化する楽音を発音し得る電子楽器を提供しようとする
ものである。特に、この発明によれば自然楽器において
生ずる次のような現象に着目して音色を変化させること
を第１の目的とする。
すなわち、自然楽器は、全く同一の波形を繰り返して発
生しているのでなく、楽音波形は一周期毎にわずかづつ
変化している。また、その変化は一周期の波形のうちの
ある範囲でのみに起こり、他の部分では波形は変化しな
いとみなせる。これは、弦楽器や管楽器における振動現
象を考えると、弦やリードなどの振動体の振動特性が不
安定で、振動周期のある期間では時間とは無関係に一定
特性とはならないことがあるためと考えられる。このよ
うな振動体の振動特性の不安定性は、例えば、リードと
マウスピースのすきまの大きいところでリード面のゞう
ねり現象７が起こることや、弦の回転振動、又は弦と弓
との接触圧の変化などに起因すると考えられる。以上で
説明したような楽音波形の変化、従つて音色の変化が楽
音を豊かなものとしており、この発明はこれを再現しよ
うとするものである。また、音色の変化を過度に施し自
然楽器の音色変化の域を越えた楽音を形成し得る電子楽
器を提供することも、この発明の目的の１つである。以
上のような目的を達成するため、この発明によれば、発
音すべき楽音波形に関する情報を記載させた波形メモリ
を所定の速度で読み出して楽音を形成する方式の電子楽
器において、この波形メモリから読み出される波形の各
周期の特定区間において振幅が時間の関数となつている
関数波形をそれぞれ発生する関数発生器を具え、この関
数発生器の出力で前記特定区間の振幅を変化させるよう
にしている。そしてこの振幅の変化は、時間経過及びタ
ツチレスポンスなどの鍵盤操作の一方又は双方によつて
生起するようにすることができる。実施例以下、添付図
面に従つてこの発明の実施例を説明する。
生しているのでなく、楽音波形は一周期毎にわずかづつ
変化している。また、その変化は一周期の波形のうちの
ある範囲でのみに起こり、他の部分では波形は変化しな
いとみなせる。これは、弦楽器や管楽器における振動現
象を考えると、弦やリードなどの振動体の振動特性が不
安定で、振動周期のある期間では時間とは無関係に一定
特性とはならないことがあるためと考えられる。このよ
うな振動体の振動特性の不安定性は、例えば、リードと
マウスピースのすきまの大きいところでリード面のゞう
ねり現象７が起こることや、弦の回転振動、又は弦と弓
との接触圧の変化などに起因すると考えられる。以上で
説明したような楽音波形の変化、従つて音色の変化が楽
音を豊かなものとしており、この発明はこれを再現しよ
うとするものである。また、音色の変化を過度に施し自
然楽器の音色変化の域を越えた楽音を形成し得る電子楽
器を提供することも、この発明の目的の１つである。以
上のような目的を達成するため、この発明によれば、発
音すべき楽音波形に関する情報を記載させた波形メモリ
を所定の速度で読み出して楽音を形成する方式の電子楽
器において、この波形メモリから読み出される波形の各
周期の特定区間において振幅が時間の関数となつている
関数波形をそれぞれ発生する関数発生器を具え、この関
数発生器の出力で前記特定区間の振幅を変化させるよう
にしている。そしてこの振幅の変化は、時間経過及びタ
ツチレスポンスなどの鍵盤操作の一方又は双方によつて
生起するようにすることができる。実施例以下、添付図
面に従つてこの発明の実施例を説明する。
第３図はこの発明の実施例を示すものであり、基本的な
構成は第１図に示したものと同じである。
構成は第１図に示したものと同じである。
すなわち、鍵盤３００で操作された鍵に対応するＲナン
バをＲナンバメモリ３０１から読み出し、クロツクパル
スφによつて所定のタイミングで開閉するゲート３０２
を介して加算器３０３（第１図の加算器１３と同様の構
成）に入力し、この加算器３０３の出力で波形メモリ３
０４をアドレスして楽音波形に関するデイジタル情報を
読み出す。こうして、読み出された波形メモリ３０４の
出力は第１の乗算器３０７で関数発生器３０５の情報出
力と掛け合わされ、更に第１の乗算器３０７の出力は第
２の乗算器３０８でエンベロープ発生器３０６の情報出
力と掛け合わされて、ＤＡコンバータ３０９に転送され
アナログ情報に変換される。また、このアナログ情報は
増幅器などを含む音響装置３１０を経て、スピーカ３１
１によつて楽音信号として発音される。そして、この発
明によれば、波形メモリ３０４から読み出した波形情報
出力に、関数発生器１ａこの一シフタ５０２の出カーは
、加算器５０３八
０及び減算器５０４のそれぞれ２つの入力のう
ちの一方となる。
バをＲナンバメモリ３０１から読み出し、クロツクパル
スφによつて所定のタイミングで開閉するゲート３０２
を介して加算器３０３（第１図の加算器１３と同様の構
成）に入力し、この加算器３０３の出力で波形メモリ３
０４をアドレスして楽音波形に関するデイジタル情報を
読み出す。こうして、読み出された波形メモリ３０４の
出力は第１の乗算器３０７で関数発生器３０５の情報出
力と掛け合わされ、更に第１の乗算器３０７の出力は第
２の乗算器３０８でエンベロープ発生器３０６の情報出
力と掛け合わされて、ＤＡコンバータ３０９に転送され
アナログ情報に変換される。また、このアナログ情報は
増幅器などを含む音響装置３１０を経て、スピーカ３１
１によつて楽音信号として発音される。そして、この発
明によれば、波形メモリ３０４から読み出した波形情報
出力に、関数発生器１ａこの一シフタ５０２の出カーは
、加算器５０３八
０及び減算器５０４のそれぞれ２つの入力のう
ちの一方となる。
加算器５０３及び減算器５０４の他方の入力はそれぞれ
共通に一であり、従つて、加１＋ａ算器５０３の出力は
一になり、また減算器１−Ａ ５Ｏ４の出力は？になる。
共通に一であり、従つて、加１＋ａ算器５０３の出力は
一になり、また減算器１−Ａ ５Ｏ４の出力は？になる。
以上で（１）式のゞＣＯｓ′に関する成分以外の成分が
演算されたことになるが、ゞＣＯｌ成分は次のようにし
て演算する。
演算されたことになるが、ゞＣＯｌ成分は次のようにし
て演算する。
ただし、この場合波形メモリ３０４（第３図）から読み
出された楽音波形の変化させるべき範囲１≦ＱＲ≦１＋
ｍと、（１）式の″ｘ″の変化する範囲０≦Ｘ≦２πと
が一致するよ乙πうに、ゞＣＯｓ″成分の変数は一（Ｑ
Ｒ−１）としておく。
出された楽音波形の変化させるべき範囲１≦ＱＲ≦１＋
ｍと、（１）式の″ｘ″の変化する範囲０≦Ｘ≦２πと
が一致するよ乙πうに、ゞＣＯｓ″成分の変数は一（Ｑ
Ｒ−１）としておく。
このような理由から、波形メモリ３０４（第３図）と同
一のアドレスｘ−ＱＲ（ｑ−１、２、・・・・・・・・
・）でアドレスされる変数メモリ５１３は２π（ＱＲ−
１）を記憶させたものでありＱＲの値の変化によつて所
定の出力を送出する。
一のアドレスｘ−ＱＲ（ｑ−１、２、・・・・・・・・
・）でアドレスされる変数メモリ５１３は２π（ＱＲ−
１）を記憶させたものでありＱＲの値の変化によつて所
定の出力を送出する。
ただし、この変数メモリ５１３の出力はゲート５１４を
介して送出され、このゲート５１４ぱ比較器５１０、オ
ア回路５１１、及びインバータ５１２の作用によつて次
のような条件でのみ開かれる。すなわち、比較器５１０
は変数メモリ５１３をアドレス入力ｘ−ＱＲによつて２
つの出力Ｐｌ，Ｐ２を送出する。
介して送出され、このゲート５１４ぱ比較器５１０、オ
ア回路５１１、及びインバータ５１２の作用によつて次
のような条件でのみ開かれる。すなわち、比較器５１０
は変数メモリ５１３をアドレス入力ｘ−ＱＲによつて２
つの出力Ｐｌ，Ｐ２を送出する。
ここで、出力Ｐ１はＱＲがＱＲ〈１なるときに送出され
、また出力Ｐ２はＱＲがＱＲ〉１＋ｍなるときに送出さ
れる。これらの出力Ｐ１又はＰ２はオア回路５１１及び
インバータ５１２を介してゲート５１４を駆動し、ゲー
ト５１４が正論理で開かれるようにしておけばゲート５
１４はインバータ５１２によつてＱＲが上記以外の条件
のときすなわちｌ≦ＱＲ≦ｌ＋ｍで開かれることとなる
。こうして、ゲート５１４を介して、ｌ≦ＱＲ≦１＋ｍ
の区間で送出される変数メモリ５１３の出ｚπ力一（Ｑ
Ｒ−１）はＣＯｓメモリ５１５をアドレ２πスしてＣＯ
ｓ−（ＱＲ−１）なる出力を得る。
、また出力Ｐ２はＱＲがＱＲ〉１＋ｍなるときに送出さ
れる。これらの出力Ｐ１又はＰ２はオア回路５１１及び
インバータ５１２を介してゲート５１４を駆動し、ゲー
ト５１４が正論理で開かれるようにしておけばゲート５
１４はインバータ５１２によつてＱＲが上記以外の条件
のときすなわちｌ≦ＱＲ≦ｌ＋ｍで開かれることとなる
。こうして、ゲート５１４を介して、ｌ≦ＱＲ≦１＋ｍ
の区間で送出される変数メモリ５１３の出ｚπ力一（Ｑ
Ｒ−１）はＣＯｓメモリ５１５をアドレ２πスしてＣＯ
ｓ−（ＱＲ−１）なる出力を得る。
このようにして、（１）式のゞＣＯｓ城分が演算される
・次に、ＣＯｓメモリ５１５の出力２π ＣＯｓ−（ＱＲ−１）は、乗算器５０５において、１−
ａ前記減算器５０４の出カーと掛け合わされ乗１−Ａ２
π算器５０５は？ＣＯｓ−（ＱＲ−１）なる出力を送出
する。
・次に、ＣＯｓメモリ５１５の出力２π ＣＯｓ−（ＱＲ−１）は、乗算器５０５において、１−
ａ前記減算器５０４の出カーと掛け合わされ乗１−Ａ２
π算器５０５は？ＣＯｓ−（ＱＲ−１）なる出力を送出
する。
この乗算器５０５の出力１−ａ 乙 ｕ
？ＣＯＳ−（ＱＲ−１）は、加算器５０６に１＋ａおい
て、前記加算器５０３の出力ーと加え合りわされて加算
器５０６は り、従つて、乗算器６１の出力信号はＤＸ２−８の内容
を有する。
て、前記加算器５０３の出力ーと加え合りわされて加算
器５０６は り、従つて、乗算器６１の出力信号はＤＸ２−８の内容
を有する。
尚、同様の信号を前記差Ｄを示す信号Ｄを８ビツトシフ
トすることによつて得てもよい。次に、このＤＸ２−８
の内容を有する乗算器６１の出力信号は、ゲート回路６
２に加えられる一定周期のクロツクパルスＣＫのタイミ
ングに従つて加算器６３に転送される。
トすることによつて得てもよい。次に、このＤＸ２−８
の内容を有する乗算器６１の出力信号は、ゲート回路６
２に加えられる一定周期のクロツクパルスＣＫのタイミ
ングに従つて加算器６３に転送される。
ここで、クロツクパルスＣＫのタイミングは後述するよ
うに得ようとする関数に対応して適宜変更設定される。
こうして、一定のタイミングで転送される乗算器６１の
出力信号（Ｄ×２−８の内容を有する）は加算器６３で
前記現在値と加算された後、１ビツトのシフトレジスタ
６４へ転送される。このシフトレジスタ６４の出力信号
Ｓｂは、前述したように、目標値信号Ｓａと減算される
ところの現在値信号Ｓｂである。また、この現在値信号
ＳｂはクロツクパルスＣＫのタイミング毎に減算器６０
に帰還されてい−るため、減算器６０の出力である信号
Ｓａの値と信号Ｓｂの値との差Ｄは順次小さくなり、従
つて現在値信号Ｓｂは目標値信号Ｓａに漸近していく。
うに得ようとする関数に対応して適宜変更設定される。
こうして、一定のタイミングで転送される乗算器６１の
出力信号（Ｄ×２−８の内容を有する）は加算器６３で
前記現在値と加算された後、１ビツトのシフトレジスタ
６４へ転送される。このシフトレジスタ６４の出力信号
Ｓｂは、前述したように、目標値信号Ｓａと減算される
ところの現在値信号Ｓｂである。また、この現在値信号
ＳｂはクロツクパルスＣＫのタイミング毎に減算器６０
に帰還されてい−るため、減算器６０の出力である信号
Ｓａの値と信号Ｓｂの値との差Ｄは順次小さくなり、従
つて現在値信号Ｓｂは目標値信号Ｓａに漸近していく。
例えば、第７図及び第８図に示すように、減算器６０の
目標値信号Ｓａとして目標値Ｙ。が設定され、時刻Ｔ。
における現在値信号Ｓｂとして現在値Ａ。がシフトレジ
スタ、６４に保持されているとき、減算器６０の出力す
なわち目標値Ｙ。と現在値Ａ。との差をＤ。とする。こ
の差出力Ｄ。は乗算器６１を経てＤ。×２−８（目標値
Ｙ。〉現在値Ａの第７図の場合）となり、ゲート回路６
２に加わるクロツクパルスＣＫの次のタイミングｔ１で
、前記信号Ｄ。×２−８（又は、−Ｄ。×２−８）・は
加算器６３に転送されて現在値Ａ。と加え合わされる。
すなわち、このとき加算器６３の出力はＡ。＋ＤＯ×２
−８（又は、Ａ−ＤＯ×２−８）であり、シフトレジス
タ６４に送出されて時刻ｔ１における現在値Ａ１となる
。この現在値Ａ１はまた減算器６０に帰還され減算器６
０の出力は（目標値Ｙ。
目標値信号Ｓａとして目標値Ｙ。が設定され、時刻Ｔ。
における現在値信号Ｓｂとして現在値Ａ。がシフトレジ
スタ、６４に保持されているとき、減算器６０の出力す
なわち目標値Ｙ。と現在値Ａ。との差をＤ。とする。こ
の差出力Ｄ。は乗算器６１を経てＤ。×２−８（目標値
Ｙ。〉現在値Ａの第７図の場合）となり、ゲート回路６
２に加わるクロツクパルスＣＫの次のタイミングｔ１で
、前記信号Ｄ。×２−８（又は、−Ｄ。×２−８）・は
加算器６３に転送されて現在値Ａ。と加え合わされる。
すなわち、このとき加算器６３の出力はＡ。＋ＤＯ×２
−８（又は、Ａ−ＤＯ×２−８）であり、シフトレジス
タ６４に送出されて時刻ｔ１における現在値Ａ１となる
。この現在値Ａ１はまた減算器６０に帰還され減算器６
０の出力は（目標値Ｙ。
−現在値Ａ１）＝Ｄ１となり、従つて時刻Ｔ。の場合と
同様に、乗算器６１の出力はＤｌＸ２−８（又は、−Ｄ
１×２−８）となり、また加算器６３の出力はＡ１＋Ｄ
，×２→（又は、Ａ，−Ｄ１×２−８）となる。すなわ
ち、時刻Ｔ２におけるシフトレジスタ６４からの現在値
出力Ａ２はＡ２−Ａ，＋Ｄ１×２−８（又は、ＡｌＤｌ
×２−８）となる。以上のようにして、シフトレジスタ
６４の現在値出力はクロツクパルスＣＫのタイミングＴ
。
同様に、乗算器６１の出力はＤｌＸ２−８（又は、−Ｄ
１×２−８）となり、また加算器６３の出力はＡ１＋Ｄ
，×２→（又は、Ａ，−Ｄ１×２−８）となる。すなわ
ち、時刻Ｔ２におけるシフトレジスタ６４からの現在値
出力Ａ２はＡ２−Ａ，＋Ｄ１×２−８（又は、ＡｌＤｌ
×２−８）となる。以上のようにして、シフトレジスタ
６４の現在値出力はクロツクパルスＣＫのタイミングＴ
。
，ｔｌ，ｔ２・・・・・・・・・に従つて目標値Ｙ。に
対数的に漸近していき、第７図に示すように目標値Ｙ。
〉現在値Ａの場合には現在値のたどる曲線Ｃ１は増加曲
線となり、また目標値Ｙ。く現在値Ａの場合には第８図
に示すように現在のたどる曲線Ｃ２は減少曲線となる（
実際には微視的に見れば階段状である）。従つて、減算
器６０の目標値信号Ｓａ、乗算器６１の入力信号Ｓｃ、
及びゲート回路６２のクロツクパルスＣＫのタイミング
を適当に設定することにより任意の微係数（変化率）を
有する出力波形を得ることができ、従つてこれらの値を
連続的に変更させることにより所望の関数を任意に形成
することができる。
対数的に漸近していき、第７図に示すように目標値Ｙ。
〉現在値Ａの場合には現在値のたどる曲線Ｃ１は増加曲
線となり、また目標値Ｙ。く現在値Ａの場合には第８図
に示すように現在のたどる曲線Ｃ２は減少曲線となる（
実際には微視的に見れば階段状である）。従つて、減算
器６０の目標値信号Ｓａ、乗算器６１の入力信号Ｓｃ、
及びゲート回路６２のクロツクパルスＣＫのタイミング
を適当に設定することにより任意の微係数（変化率）を
有する出力波形を得ることができ、従つてこれらの値を
連続的に変更させることにより所望の関数を任意に形成
することができる。
すなわち、例えば入力信号Ｓｃの値を大きくとり、且つ
クロツクパルスＣＫのタイミング間隔を小さくとれば急
峻な曲線を得ることができ、また、入力信号Ｓｃの値を
小さくとり、且つクロツクパルスＣＫのタイミング間隔
を大きくとればなだらかな曲線を得ることができるこの
ようにして、時間経過に従つて任意の関数の標本値を出
力する時間関数発生器５０１を得ることができる。
クロツクパルスＣＫのタイミング間隔を小さくとれば急
峻な曲線を得ることができ、また、入力信号Ｓｃの値を
小さくとり、且つクロツクパルスＣＫのタイミング間隔
を大きくとればなだらかな曲線を得ることができるこの
ようにして、時間経過に従つて任意の関数の標本値を出
力する時間関数発生器５０１を得ることができる。
エンベロープ発生器３０６
次に、この発明の実施例に適用し得るエンベロープ発生
器３０６について説明するが、このエンベロープ発生器
３０６においても前記時間関数発生器５０１と同様の構
成を用いることができる。
器３０６について説明するが、このエンベロープ発生器
３０６においても前記時間関数発生器５０１と同様の構
成を用いることができる。
すなわち、第９図で示すエンベロープ発生器の系統図の
うち符号６００で示す部分が前記時間関数発生器５０１
の構成に該当する。このため時間関数発生器６００の説
明は省略する。第９図はエンベロープ発生器３０６の例
示的系統図を示すものであり、時間関数発生器６００に
必要な目標値信号Ｓａ及びクロツクパルスＣＫを与える
ためのパルスゼネレータ、レベル設定装置、及びこれら
を動作させるための論理装置を示している。
うち符号６００で示す部分が前記時間関数発生器５０１
の構成に該当する。このため時間関数発生器６００の説
明は省略する。第９図はエンベロープ発生器３０６の例
示的系統図を示すものであり、時間関数発生器６００に
必要な目標値信号Ｓａ及びクロツクパルスＣＫを与える
ためのパルスゼネレータ、レベル設定装置、及びこれら
を動作させるための論理装置を示している。
目標値信号Ｓａの設定は、アタツクレベルＬａ（第２図
）を設定するアタツクレベル設定器９１０、第１デイケ
イからサステインに至るサステインレベルＬｓを設定す
るサステインレベル設定器９２０、及び第２テイケイで
消音するまでのフアイナルレベルＬｆを設定するフアイ
ナルレベル設定器９３０を基に行なわれ、これらのレベ
ル信号（目標値信号）の選定は論理回路９００、ゲート
回路９１１，９２１，９３１及び加算器９４０の共働に
よつて行なわれる。
）を設定するアタツクレベル設定器９１０、第１デイケ
イからサステインに至るサステインレベルＬｓを設定す
るサステインレベル設定器９２０、及び第２テイケイで
消音するまでのフアイナルレベルＬｆを設定するフアイ
ナルレベル設定器９３０を基に行なわれ、これらのレベ
ル信号（目標値信号）の選定は論理回路９００、ゲート
回路９１１，９２１，９３１及び加算器９４０の共働に
よつて行なわれる。
尚、各レベル設定器９１０，９２０，９３０は例えば５
ビツトのＲＯＭなどのデイジタルメモリによつて構成す
ることができる。しかし、特に、サステインレベル設定
器９２０は、電子楽器の操作パネルに設けたマニユアル
・スイツチなどを演奏者が操作することにより複数のＲ
ＯＭを切換えてサステインレベルを適宜変更し、又はＲ
ＡＭの書き換えが可能であるようにしてサステインレベ
ルを変更させるようにしてもよい。クロツクパルスＣＫ
の設定は、アタツクエンベロープ用のパルスゼネレータ
９５０、第１デイケイエンベロープ用のパルスゼネレー
タ９６０及び第２デイケイ用のパルスゼネレータ９７０
を基に行なわれ、これらのクロツクパルスの選定は論理
回路９００、アンド回路９５１，９６１，９７１．及び
オア回路９９０の共働によつて行なわれる。
ビツトのＲＯＭなどのデイジタルメモリによつて構成す
ることができる。しかし、特に、サステインレベル設定
器９２０は、電子楽器の操作パネルに設けたマニユアル
・スイツチなどを演奏者が操作することにより複数のＲ
ＯＭを切換えてサステインレベルを適宜変更し、又はＲ
ＡＭの書き換えが可能であるようにしてサステインレベ
ルを変更させるようにしてもよい。クロツクパルスＣＫ
の設定は、アタツクエンベロープ用のパルスゼネレータ
９５０、第１デイケイエンベロープ用のパルスゼネレー
タ９６０及び第２デイケイ用のパルスゼネレータ９７０
を基に行なわれ、これらのクロツクパルスの選定は論理
回路９００、アンド回路９５１，９６１，９７１．及び
オア回路９９０の共働によつて行なわれる。
尚、各パルスゼネレータ９５０，９６０，９７０は例え
ば電圧制御型可変周波数発振器（ＶＣＯ）を用いること
ができ、電子楽器の操作パネルに設けたマニユアルレバ
一などを演奏者が操作することによつて、その発振周波
数を任意に変更することができるようにしてもよい。し
かし、一般には、アタツクエンベロープ用のパルス周期
は第１デイケイエンベロープ用のパルス周期よりも短く
設定し、第１デイケイエンベロープ用のパルス周期は第
２デイケイエンベロープ用のパルス周期よりも短く設定
することが、自然楽器（特に、ピアノ）の楽音エンベロ
ープ波形を形成するためには望ましい〜 またアンド回路９８１にはクリア信号ＣＬ＝ゞビが入力
されており、論理回路９００から後述するクリア指令信
号ＣＲが発生すると、該クリア信号ＣＬ−ゞビがアンド
回路９８１を介してレジスタ６４に加わり、これにより
レジスタ６４の内容を実質的にクリアする。
ば電圧制御型可変周波数発振器（ＶＣＯ）を用いること
ができ、電子楽器の操作パネルに設けたマニユアルレバ
一などを演奏者が操作することによつて、その発振周波
数を任意に変更することができるようにしてもよい。し
かし、一般には、アタツクエンベロープ用のパルス周期
は第１デイケイエンベロープ用のパルス周期よりも短く
設定し、第１デイケイエンベロープ用のパルス周期は第
２デイケイエンベロープ用のパルス周期よりも短く設定
することが、自然楽器（特に、ピアノ）の楽音エンベロ
ープ波形を形成するためには望ましい〜 またアンド回路９８１にはクリア信号ＣＬ＝ゞビが入力
されており、論理回路９００から後述するクリア指令信
号ＣＲが発生すると、該クリア信号ＣＬ−ゞビがアンド
回路９８１を介してレジスタ６４に加わり、これにより
レジスタ６４の内容を実質的にクリアする。
次に、論理回路９００の動作によつていかにして目標値
信号Ｓａ及びクロツクパルスＣＫが選定されるかを説明
する。
信号Ｓａ及びクロツクパルスＣＫが選定されるかを説明
する。
尚、論理回路９００の詳細については後述する。先づ、
押鍵操作に伴つて論理回路９００からアタツク指令信号
ＡＫが出力されると、ゲート回路９１１が開き、またア
ンド回路９５１のアンド条件が成立して、アタツクレベ
ル設定器９１０及びアタツクエンベロープ用パルスゼネ
レータ９５０が選定される。
押鍵操作に伴つて論理回路９００からアタツク指令信号
ＡＫが出力されると、ゲート回路９１１が開き、またア
ンド回路９５１のアンド条件が成立して、アタツクレベ
ル設定器９１０及びアタツクエンベロープ用パルスゼネ
レータ９５０が選定される。
このため、アタツクレベル設定器９１０の出力であるア
タツクレベルＬａは、加算器９４０を介して装置６００
の目標値Ｓａとなり、またパルスゼネレータ９５０から
の出力がオア回路９９０を介して装置６００のゲート回
路６２に送出される。
タツクレベルＬａは、加算器９４０を介して装置６００
の目標値Ｓａとなり、またパルスゼネレータ９５０から
の出力がオア回路９９０を介して装置６００のゲート回
路６２に送出される。
こうして、目標値ＳａとしてアタツクレベルＬａが選定
されパルスゼネレータ９６０の出力パルス周期に応じた
速度で、装置６００により、アタツクエンベロープＥＮ
Ｖｌ（第２図）が形成される。このとき、装置６００の
出力現在値Ｓｂが目標値Ｓａ＝Ｌａになると論理回路９
００は、アタツクから第１デイケイに至るまでの状態を
形成すべく第１デイケイ指令信号ＤＹｌを出力する。こ
の第１デイケィ指令信号ＤＹｌによつてゲート回路９２
１を開き、またアンド回路９６１のアンド条件が成立し
て、サスティンレベル設定器９２０及び第１デイケイエ
ンベロープ用パルスゼネレータ９６０が選定される。こ
のため、サステインレベル設定器９２０の出力であるサ
ステインレベルＬｓは、加算器９４０を介して装置６０
０の目標値Ｓａとなり、パルスゼネレータ９６０の出力
がオア回路９９０を介して装置６００のゲート回路６２
に送出される。
されパルスゼネレータ９６０の出力パルス周期に応じた
速度で、装置６００により、アタツクエンベロープＥＮ
Ｖｌ（第２図）が形成される。このとき、装置６００の
出力現在値Ｓｂが目標値Ｓａ＝Ｌａになると論理回路９
００は、アタツクから第１デイケイに至るまでの状態を
形成すべく第１デイケイ指令信号ＤＹｌを出力する。こ
の第１デイケィ指令信号ＤＹｌによつてゲート回路９２
１を開き、またアンド回路９６１のアンド条件が成立し
て、サスティンレベル設定器９２０及び第１デイケイエ
ンベロープ用パルスゼネレータ９６０が選定される。こ
のため、サステインレベル設定器９２０の出力であるサ
ステインレベルＬｓは、加算器９４０を介して装置６０
０の目標値Ｓａとなり、パルスゼネレータ９６０の出力
がオア回路９９０を介して装置６００のゲート回路６２
に送出される。
こうして、目標値ＳａとしてサステインレベルＬｓが選
定されパルスゼネレータ９６０の出力パルス周期に応じ
た速度で、装置６００により、第１デイケイ並びにサス
テインエンベロープＥＮＶ２（第２図）が形成される。
この状態は、押鍵中持続し、離鍵操作によつて論理回路
９００の出力指令が第１デイケイ指令信号ＤＹｌから第
２デイケイ指令信号ＤＹ２に転換することで停止される
。従つて、押鍵から離鍵に至るまでの時間が短かければ
第２図のエンベロープＥＮＶは第１デイケイ状態のみで
サステイン状態を殆んど持たないかもしれない。また、
離鍵が遅ければサステイン状態がかなり続くこととなる
。以上のように、離鍵操作に伴つて論理回路９００の出
力が第１デイケイ指令信号ＤＹｌから第２デイケィ指令
信号ＤＹ２に転換すると、ゲート回路９３１が開き、ま
たアンド回路９７１のアンド条件が成立して、フアイナ
ルレベル設定器９３０及び第２デイケイエンベロープ用
パルスゼネレータ９７０が選定される。
定されパルスゼネレータ９６０の出力パルス周期に応じ
た速度で、装置６００により、第１デイケイ並びにサス
テインエンベロープＥＮＶ２（第２図）が形成される。
この状態は、押鍵中持続し、離鍵操作によつて論理回路
９００の出力指令が第１デイケイ指令信号ＤＹｌから第
２デイケイ指令信号ＤＹ２に転換することで停止される
。従つて、押鍵から離鍵に至るまでの時間が短かければ
第２図のエンベロープＥＮＶは第１デイケイ状態のみで
サステイン状態を殆んど持たないかもしれない。また、
離鍵が遅ければサステイン状態がかなり続くこととなる
。以上のように、離鍵操作に伴つて論理回路９００の出
力が第１デイケイ指令信号ＤＹｌから第２デイケィ指令
信号ＤＹ２に転換すると、ゲート回路９３１が開き、ま
たアンド回路９７１のアンド条件が成立して、フアイナ
ルレベル設定器９３０及び第２デイケイエンベロープ用
パルスゼネレータ９７０が選定される。
このため、フアイナルレベル設定器９３０の出力である
フアイナルレベルＬｆは、加算器９４０を介して装置６
００の目標値Ｓａとなり、パルスゼネレータ９７０の出
力がオア回路９９０を介して装置６００のゲート回路６
２に送出される。
フアイナルレベルＬｆは、加算器９４０を介して装置６
００の目標値Ｓａとなり、パルスゼネレータ９７０の出
力がオア回路９９０を介して装置６００のゲート回路６
２に送出される。
こうして、目標値ＳａとしてフアイナルレベルＬｆが選
定されパルスゼネレータ９７０の出力パルス周期に応じ
た速度で、装置６００により、第２デイケイエンベロー
プＥＮＶ２（第２図）が形成される。以上のようにして
エンベロープ波形の全体が形成されると、論理回路９０
０はクリア指令信号ＣＲを送出し、アンド回路９８１を
介して装置６００のシフトレジスタ６４にゞビのクリア
信号ＣＬを転送してシフトレジスタ６４の内容を強制的
にクリアする。
定されパルスゼネレータ９７０の出力パルス周期に応じ
た速度で、装置６００により、第２デイケイエンベロー
プＥＮＶ２（第２図）が形成される。以上のようにして
エンベロープ波形の全体が形成されると、論理回路９０
０はクリア指令信号ＣＲを送出し、アンド回路９８１を
介して装置６００のシフトレジスタ６４にゞビのクリア
信号ＣＬを転送してシフトレジスタ６４の内容を強制的
にクリアする。
こうして、次の楽音に対する準備が完了する。尚、今ま
でに説明した論理回路９００の各出力指令信号ＡＫ→Ｄ
Ｙｌ、ＤＹ２→ＣＲの転換は装置６００の減算器６０の
出力がゞｏ″またはほぼゞｏ″となつたことを検出した
信号Ｚ。
でに説明した論理回路９００の各出力指令信号ＡＫ→Ｄ
Ｙｌ、ＤＹ２→ＣＲの転換は装置６００の減算器６０の
出力がゞｏ″またはほぼゞｏ″となつたことを検出した
信号Ｚ。
によつて実行されるが、この点については次の論理回路
９００の説明で明らかになるであろう。論理回路９００ 以上で説明した論理回路９００は、例えば第１０図に示
すように各種の論理素子によつて構成することができる
。
９００の説明で明らかになるであろう。論理回路９００ 以上で説明した論理回路９００は、例えば第１０図に示
すように各種の論理素子によつて構成することができる
。
以下、鍵操作に伴うこの論理回路９００の動作を説明し
つつ前記エンベロープ発生器３０６の構成をも明らかに
する。尚、論理素子のうちＤ型フリツプフロツプＦＦｌ
〜ＦＦ８には第１図及び第３図のゲート１２，３０２に
加えられているのと同じクロツクパルスφが入力されて
いるが、これは各フリツプフロツプＦＦｌ〜ＦＦ８を駆
動するものである。
つつ前記エンベロープ発生器３０６の構成をも明らかに
する。尚、論理素子のうちＤ型フリツプフロツプＦＦｌ
〜ＦＦ８には第１図及び第３図のゲート１２，３０２に
加えられているのと同じクロツクパルスφが入力されて
いるが、これは各フリツプフロツプＦＦｌ〜ＦＦ８を駆
動するものである。
アタツク
先づ、押鍵によつてキーオン信号ＫＯＮ（第１１図イ）
が発生すると、クロツクパルスφ（第１１図口）によつ
てフリツプフロツプＦＦ５がセツトされＱ出力（第１１
図ハ）を送出する。
が発生すると、クロツクパルスφ（第１１図口）によつ
てフリツプフロツプＦＦ５がセツトされＱ出力（第１１
図ハ）を送出する。
このフリツプフロツプＦＦ５のＱ出力がゞビであるため
フリツプフロツプＦＦ６はクロツクパルスφによつてセ
ツトされＣ出力（第１１図ニ）を反転させる。このため
、アンド回路ＡＮＤ７はフリツプフロツプＦＦ５がセツ
トされてからフリツプフロツプＦＦ６がセツトされるま
での間、第１１図ホに示すように出力ゞビを送出する。
すなわち、フリツプフロツプＦＦ５，ＦＦ６及びアンド
回路ＡＮＤ７は押鍵があつた際のオンパルスＰＯＮ（第
１１図ホ）を形成する。
フリツプフロツプＦＦ６はクロツクパルスφによつてセ
ツトされＣ出力（第１１図ニ）を反転させる。このため
、アンド回路ＡＮＤ７はフリツプフロツプＦＦ５がセツ
トされてからフリツプフロツプＦＦ６がセツトされるま
での間、第１１図ホに示すように出力ゞビを送出する。
すなわち、フリツプフロツプＦＦ５，ＦＦ６及びアンド
回路ＡＮＤ７は押鍵があつた際のオンパルスＰＯＮ（第
１１図ホ）を形成する。
同様に、フリツプフロツプＦＦ７，ＦＦ８及びアンド回
路ＡＮＤ８は離鍵があつた際のオフパルスＰ。ＦＦ（第
１２図ホ）を形成するが、今は出力を生じないため順を
追つて後述する。以上で説明したようにして送出される
アンド回路ＡＮＤ７の出力Ｐ。
路ＡＮＤ８は離鍵があつた際のオフパルスＰ。ＦＦ（第
１２図ホ）を形成するが、今は出力を生じないため順を
追つて後述する。以上で説明したようにして送出される
アンド回路ＡＮＤ７の出力Ｐ。
Ｎはオア回路０Ｒ２を介してフリツプフロツプＦＦ２を
セツトして、フリツプフロツプＦＦ２はＱ出力を送出す
る。このフリツプフロツプＦＦ２のＱ出力はアタツク指
令信号ＡＫとなるが、他方でアンド回路ＡＮＤ２及びオ
ア回路０Ｒ２を介してフリツプフロツプＦＦ２に帰還さ
れていて自己保持し、アンド回路ＡＮＤ７の出力Ｐ。Ｎ
がなくなつてもフリツプフロツプＦＦ２はアタツク指令
信号ＡＫを送出し続ける。ここで、アタツク指令信号Ａ
Ｋが送出し続けられる様子を説明する。アンド回路ＡＮ
Ｄ２の一方の入力はフリツプフロツプＦＦ２のＱ出力の
帰還信号であることは上記の説明から明らかであるが、
アンド回路ＡＮＤ２の他方の入力はインバータＩＮＶ２
、アンド回路ＡＮＤ６、及びノア回路ＮＯＲを介して形
成される。すなわち、このノア回路ＮＯＲは前述の減算
器６０の出力を入力とするものであり、目標値Ｓａに現
在値Ｓｂが到達してその差Ｄがゞ０７となり、従つて減
算器６０の出力がゞＯ″となつたときこのノア回路ＮＯ
Ｒはゼロ出力検出信号Ｚ。＝１を出力する。このため、
押鍵によつてアタツク指令信号ＡＫが送出されれば減算
器６０には出力が生ずるため、ノア回路ＮＯＲの出力は
ゞＯ″である。フリツプフロツプＦＦ２はこのとき出力
を有するがアンド回路ＡＮＤ６のアンド条件は成立せず
アンド回路ＡＮＤ６の出力はゞ０″である。従つて、イ
ンバータＮＶ２の出力はゞビであり、アンド回路ＡＮＤ
２のアンド条件が成立し、フリツプフロツプＦＦ２へは
Ｑ出力が帰還し続け、アンド回路ＡＮＤ７の出力ＰＯＮ
がなくなつてもフリツプフロップＦＦ２の出力は保持さ
れる。
セツトして、フリツプフロツプＦＦ２はＱ出力を送出す
る。このフリツプフロツプＦＦ２のＱ出力はアタツク指
令信号ＡＫとなるが、他方でアンド回路ＡＮＤ２及びオ
ア回路０Ｒ２を介してフリツプフロツプＦＦ２に帰還さ
れていて自己保持し、アンド回路ＡＮＤ７の出力Ｐ。Ｎ
がなくなつてもフリツプフロツプＦＦ２はアタツク指令
信号ＡＫを送出し続ける。ここで、アタツク指令信号Ａ
Ｋが送出し続けられる様子を説明する。アンド回路ＡＮ
Ｄ２の一方の入力はフリツプフロツプＦＦ２のＱ出力の
帰還信号であることは上記の説明から明らかであるが、
アンド回路ＡＮＤ２の他方の入力はインバータＩＮＶ２
、アンド回路ＡＮＤ６、及びノア回路ＮＯＲを介して形
成される。すなわち、このノア回路ＮＯＲは前述の減算
器６０の出力を入力とするものであり、目標値Ｓａに現
在値Ｓｂが到達してその差Ｄがゞ０７となり、従つて減
算器６０の出力がゞＯ″となつたときこのノア回路ＮＯ
Ｒはゼロ出力検出信号Ｚ。＝１を出力する。このため、
押鍵によつてアタツク指令信号ＡＫが送出されれば減算
器６０には出力が生ずるため、ノア回路ＮＯＲの出力は
ゞＯ″である。フリツプフロツプＦＦ２はこのとき出力
を有するがアンド回路ＡＮＤ６のアンド条件は成立せず
アンド回路ＡＮＤ６の出力はゞ０″である。従つて、イ
ンバータＮＶ２の出力はゞビであり、アンド回路ＡＮＤ
２のアンド条件が成立し、フリツプフロツプＦＦ２へは
Ｑ出力が帰還し続け、アンド回路ＡＮＤ７の出力ＰＯＮ
がなくなつてもフリツプフロップＦＦ２の出力は保持さ
れる。
このように、第１０図における各フリツプフロツプＦＦ
ｌ〜ＦＦ４についてオア回路０Ｒ１〜０Ｒ４、アンド回
路ＡＮＤ，〜ＡＮＤ４、インバータＩＮＶｌ〜ＩＮＶ４
によつて構成される帰還回路はそれぞれフリツプフロツ
プＦＦｌ〜ＦＦ４の出力を保持するためのものである。
ｌ〜ＦＦ４についてオア回路０Ｒ１〜０Ｒ４、アンド回
路ＡＮＤ，〜ＡＮＤ４、インバータＩＮＶｌ〜ＩＮＶ４
によつて構成される帰還回路はそれぞれフリツプフロツ
プＦＦｌ〜ＦＦ４の出力を保持するためのものである。
従つて、以下においてはこれらの部分についての詳しい
説明は省略する。こうして保持されたアタック指令信号
ＡＫによつて前項で説明したようにアタツクエンベロー
プＥＮＶ，が形成されていき、装置６００の現在値がア
タツクレベルＬａに到達すると減算器６０の出力はゞＯ
″となりノア回路ＮＯＲがゼロ検出信号ＺＯ−１を出力
する。このため、アンド回路ＡＮＤ６のアンド条件が成
立し、インバータＮ２のためにアンド回路ＡＮＤ２のア
ンド条件が不成立となり、フリツプフロツプＦＦ２はり
セツトされアタツク指令信号ＡＫの出力を停止する。第
１デイケイ このとき、アンド回路ＡＮＤ６の出力ゞビによつてオア
回路０Ｒ３を介してフリツプフロツプＦＦ３がセツトさ
れＱ出力を送出するが、このＱ出力が第１デイケイ指令
信号ＤＹｌである。
説明は省略する。こうして保持されたアタック指令信号
ＡＫによつて前項で説明したようにアタツクエンベロー
プＥＮＶ，が形成されていき、装置６００の現在値がア
タツクレベルＬａに到達すると減算器６０の出力はゞＯ
″となりノア回路ＮＯＲがゼロ検出信号ＺＯ−１を出力
する。このため、アンド回路ＡＮＤ６のアンド条件が成
立し、インバータＮ２のためにアンド回路ＡＮＤ２のア
ンド条件が不成立となり、フリツプフロツプＦＦ２はり
セツトされアタツク指令信号ＡＫの出力を停止する。第
１デイケイ このとき、アンド回路ＡＮＤ６の出力ゞビによつてオア
回路０Ｒ３を介してフリツプフロツプＦＦ３がセツトさ
れＱ出力を送出するが、このＱ出力が第１デイケイ指令
信号ＤＹｌである。
ここで、フリツプフロツプＦＦ４の出力はまだ生じてい
ないため、インバータＩＮＶ３を介してアンド回路ＡＮ
Ｄ３のアンド条件は成立しており、前記フリツプフロツ
プＦＦ２におけると同様にフリツプフロツプＦＦ３のＱ
出力すなわち第１デイケイ指令信号ＤＹｌが保持される
。こうして、保持された第１ディケィ指令信号ＤＹｌに
よつて前項で説明したように第１デイケイエンベロープ
ＥＮＶ２が形成されていき、装置６００の現在値がサス
テインレベルＬｓに到達する。しかし、この第１デイケ
イの状態は離鍵操作によつてのみ終了し、鍵を離さない
限りサステインレベルＬｓは持続出力される。
ないため、インバータＩＮＶ３を介してアンド回路ＡＮ
Ｄ３のアンド条件は成立しており、前記フリツプフロツ
プＦＦ２におけると同様にフリツプフロツプＦＦ３のＱ
出力すなわち第１デイケイ指令信号ＤＹｌが保持される
。こうして、保持された第１ディケィ指令信号ＤＹｌに
よつて前項で説明したように第１デイケイエンベロープ
ＥＮＶ２が形成されていき、装置６００の現在値がサス
テインレベルＬｓに到達する。しかし、この第１デイケ
イの状態は離鍵操作によつてのみ終了し、鍵を離さない
限りサステインレベルＬｓは持続出力される。
次に、離鍵によつて第１デイケイが終了する様子を説明
する。
する。
すなわち、第１２図に示すように、離鍵によつてキーオ
ン信号ＫＯＮがなくなると（同図イ）、クロツクパルス
φ（同図口）によつてフリツプフロツプＦＦ７がりセツ
トされてゞビのＱ出力を送出する（同図ハ）。このフリ
ツプフロツプＦＦ７の出力によつてフリツプフロツプＦ
Ｆ８はクロツクパルスφによつてセツトされＱ出力はゞ
０Ｉとなる（同図ニ）。このため、アンド回路ＡＮＤ８
はフリツプフロツプＦＦ７がリセツトされてからフリツ
プフロツプＦＦ８がセツトされるまでの間出力ゞビを送
出する（同図ホ）。すなわち、フリツプフロツプＦＦ７
，ＦＦ８、及びアンド回路ＡＮＤ８は離鍵があつた際の
オフパルスＰＯＦＦ（同図ホ）を形成する。このとき、
押鍵の際とは逆にアンド回路ＡＮＤ７の出力がないのは
もちろんのことである。このアンド回路ＡＮＤ８の出力
ＰＯＦＦはオア回路０Ｒ４を介してフリツプフロツプＦ
Ｆ４をセツトしＱ出力を送出するが、このＱ出力はイン
バータＮＶ３に転送されるため、アンド回路ＡＮＤ３の
アンド条件が崩れる。
ン信号ＫＯＮがなくなると（同図イ）、クロツクパルス
φ（同図口）によつてフリツプフロツプＦＦ７がりセツ
トされてゞビのＱ出力を送出する（同図ハ）。このフリ
ツプフロツプＦＦ７の出力によつてフリツプフロツプＦ
Ｆ８はクロツクパルスφによつてセツトされＱ出力はゞ
０Ｉとなる（同図ニ）。このため、アンド回路ＡＮＤ８
はフリツプフロツプＦＦ７がリセツトされてからフリツ
プフロツプＦＦ８がセツトされるまでの間出力ゞビを送
出する（同図ホ）。すなわち、フリツプフロツプＦＦ７
，ＦＦ８、及びアンド回路ＡＮＤ８は離鍵があつた際の
オフパルスＰＯＦＦ（同図ホ）を形成する。このとき、
押鍵の際とは逆にアンド回路ＡＮＤ７の出力がないのは
もちろんのことである。このアンド回路ＡＮＤ８の出力
ＰＯＦＦはオア回路０Ｒ４を介してフリツプフロツプＦ
Ｆ４をセツトしＱ出力を送出するが、このＱ出力はイン
バータＮＶ３に転送されるため、アンド回路ＡＮＤ３の
アンド条件が崩れる。
このため、フリツプフロツプＦＦ３はりセツトされ第１
デイケイ指令信号ＤＹｌの出力を停止する。第２デイケ
イ ところで、フリツプフロツプＦＦ３をりセツト状態に導
いたフリツプフロツプＦＦ４のＱ出力は第２デイケイ指
令信号ＤＹ２であり、アンド回路ＡＮＤ４のアンド条件
はこのフリツプフロップ、ＦＦ４のＱ出力の帰還信号と
、インバータＮＶ４の出力信号とによつて成立している
ため、フリップフロツプＦＦ４のＱ出力すなわち第２デ
ィケイ指令信号ＤＹ２が保持される。
デイケイ指令信号ＤＹｌの出力を停止する。第２デイケ
イ ところで、フリツプフロツプＦＦ３をりセツト状態に導
いたフリツプフロツプＦＦ４のＱ出力は第２デイケイ指
令信号ＤＹ２であり、アンド回路ＡＮＤ４のアンド条件
はこのフリツプフロップ、ＦＦ４のＱ出力の帰還信号と
、インバータＮＶ４の出力信号とによつて成立している
ため、フリップフロツプＦＦ４のＱ出力すなわち第２デ
ィケイ指令信号ＤＹ２が保持される。
インバータＩＭＶ４の出力がゞビであることは、アタツ
クエンベロープ形成の場合と同様、第２デイケイ信号Ｄ
Ｙ２によつて減算器６０に出力が生じ、このためノア回
路ＮＯＲの出力がなくアンド回路ＡＮＤ５のアンド条件
が成立しないためである。以上からも分かるように、離
鍵によつて第１デイケイ指令信号ＤＹｌが停止すると共
に第２ディケイ指令信号ＤＹ２が発生する。
クエンベロープ形成の場合と同様、第２デイケイ信号Ｄ
Ｙ２によつて減算器６０に出力が生じ、このためノア回
路ＮＯＲの出力がなくアンド回路ＡＮＤ５のアンド条件
が成立しないためである。以上からも分かるように、離
鍵によつて第１デイケイ指令信号ＤＹｌが停止すると共
に第２ディケイ指令信号ＤＹ２が発生する。
こうして、保持された第２デイケイ指令信号ＤＹ２によ
つて前項で説明したように第２デイケイエンベロープＥ
ＮＶ３が形成されていき、装置６００の現在値がフアイ
ナルレベルＬｆに到達すると減算器６０の出力信号はゞ
Ｏ″となりノア回路ＮＯＲがゼロ検出信号Ｚ。−１を出
力する。このため、アンド回路ＡＮＤ，のアンド条件が
成立するがインバータＩＮＶ４のためにアンド回路，の
アンド条件が崩れ、フリツプフロツプＦＦ４はりセツト
され第２デイケイ指令信号ＤＹ２の出力を停止する。ク
リアフリツプフロツプＦＦ４をりセツトに導いたアンド
回路ＡＮＤ５の出力は、同時にオア回路０Ｒ１を介して
フリツプフロツプＦＦｌをセツトしてフリツプフロツプ
ＦＦｌはＱ出力すなわちクリア指令信号ＣＲを送出する
。
つて前項で説明したように第２デイケイエンベロープＥ
ＮＶ３が形成されていき、装置６００の現在値がフアイ
ナルレベルＬｆに到達すると減算器６０の出力信号はゞ
Ｏ″となりノア回路ＮＯＲがゼロ検出信号Ｚ。−１を出
力する。このため、アンド回路ＡＮＤ，のアンド条件が
成立するがインバータＩＮＶ４のためにアンド回路，の
アンド条件が崩れ、フリツプフロツプＦＦ４はりセツト
され第２デイケイ指令信号ＤＹ２の出力を停止する。ク
リアフリツプフロツプＦＦ４をりセツトに導いたアンド
回路ＡＮＤ５の出力は、同時にオア回路０Ｒ１を介して
フリツプフロツプＦＦｌをセツトしてフリツプフロツプ
ＦＦｌはＱ出力すなわちクリア指令信号ＣＲを送出する
。
ここで、フリツプフロツプＦＦ２の出力は次の押鍵まで
生じないため、インバータＩＮｌを介してアンド回路Ａ
ＮＤｌのアンド条件は成立しており、フリツプフロツプ
ＦＦｌのＱ出力すなわちクリア指令信号ＣＲが保持され
る。このクリア指令信号ＣＲによつて、次の押鍵に対し
て装置ｊ川Ｄが準備されることは前述した。以上の実施
例の説明においては時間経過に伴つて楽音波形の所定部
分の振幅を変化させるようにしたが、タッチレスポンス
を検出し得る鍵盤の出力によつて、又は鍵盤上のどの鍵
を押したかによつてなど各種の押鍵操作に従つて波形メ
モリの出力の所定部分の振幅を変化させるようにするこ
ともできる。
生じないため、インバータＩＮｌを介してアンド回路Ａ
ＮＤｌのアンド条件は成立しており、フリツプフロツプ
ＦＦｌのＱ出力すなわちクリア指令信号ＣＲが保持され
る。このクリア指令信号ＣＲによつて、次の押鍵に対し
て装置ｊ川Ｄが準備されることは前述した。以上の実施
例の説明においては時間経過に伴つて楽音波形の所定部
分の振幅を変化させるようにしたが、タッチレスポンス
を検出し得る鍵盤の出力によつて、又は鍵盤上のどの鍵
を押したかによつてなど各種の押鍵操作に従つて波形メ
モリの出力の所定部分の振幅を変化させるようにするこ
ともできる。
この発明によれば、以上のように時間経過もしくは押鍵
操作の一方又は双方に従つて波形メモリから読み出した
楽音波形の所定部分の振幅を変化させるようにしたこと
により、波形読み出し方式によるにもかかわらず極めて
変化に豊んだ楽音を発音し得る電子楽器を提供すること
ができる。
操作の一方又は双方に従つて波形メモリから読み出した
楽音波形の所定部分の振幅を変化させるようにしたこと
により、波形読み出し方式によるにもかかわらず極めて
変化に豊んだ楽音を発音し得る電子楽器を提供すること
ができる。
第１図はこの発明の実施例を適用し得るデイジタル方式
の電子楽器の一例を示す系統図、第２図はエンベロープ
波形の説明図、第３図はこの発明の実施例の系統図、第
４図は第３図の実施例における関数波形並びに楽音波形
の一例を示す波形図、第５図は第３図の実施例における
関数発生器の例示的系統図、第６図は第５図における時
間関数発生器の例示的系統図、第７図及び第８図は第６
図の時間関数発生器の出力波形図、第９図は第３図の実
施例におけるエンベロープ発生器の例示的系統図、第１
０図は第９図のエンベロープ発生器の一部である論理回
路の詳細系統図、第１１図及び第１２図は第１０図の系
統図の一部の動作を説明するためのタイムチヤートであ
る。 ３００・・・・・・鍵盤、３０１・・・・・・Ｒナンバ
メモリ、３０２・・・・・・ゲート、６３，３０３，５
０３，５０６，９４０・・・・・・加算器、３０４・・
・・・・波形メモリ、６１，３０７，３０８，５０５・
・・・・・乗算器、３０６・・・・・・エンベロープ発
生器、３０９・・・・・・ＤＡコンバータ、３１０・・
・・・・音響装置、３１１・・・・・・スピーカ、３０
５・・・・・・関数発生器、５０１・・・・・・時間関
数発生器、５０２・・・・・・シフタ、６０，５０４・
・・・・・減算器、５１０・・・・・・比較器、５１１
，９９０・・・・・・オア回路、５１２・・・・・・イ
ンバータ、５１３・・・・・・変数メモリ、５１５・・
・・・・ＣＯｓメモリ、９５１，９６１，９７１，９８
１・・・・・・アンド回路、９００・・・・・・論理回
路、９１０，９２０，９３０・・・・・・レベル設定器
、９５０，９６０，９７０・・・・・・パルスゼネレー
タ、６２，９１１，９２１，９３１・・・・・・ゲート
回路、６４・・・・・・シフトレジスタ。
の電子楽器の一例を示す系統図、第２図はエンベロープ
波形の説明図、第３図はこの発明の実施例の系統図、第
４図は第３図の実施例における関数波形並びに楽音波形
の一例を示す波形図、第５図は第３図の実施例における
関数発生器の例示的系統図、第６図は第５図における時
間関数発生器の例示的系統図、第７図及び第８図は第６
図の時間関数発生器の出力波形図、第９図は第３図の実
施例におけるエンベロープ発生器の例示的系統図、第１
０図は第９図のエンベロープ発生器の一部である論理回
路の詳細系統図、第１１図及び第１２図は第１０図の系
統図の一部の動作を説明するためのタイムチヤートであ
る。 ３００・・・・・・鍵盤、３０１・・・・・・Ｒナンバ
メモリ、３０２・・・・・・ゲート、６３，３０３，５
０３，５０６，９４０・・・・・・加算器、３０４・・
・・・・波形メモリ、６１，３０７，３０８，５０５・
・・・・・乗算器、３０６・・・・・・エンベロープ発
生器、３０９・・・・・・ＤＡコンバータ、３１０・・
・・・・音響装置、３１１・・・・・・スピーカ、３０
５・・・・・・関数発生器、５０１・・・・・・時間関
数発生器、５０２・・・・・・シフタ、６０，５０４・
・・・・・減算器、５１０・・・・・・比較器、５１１
，９９０・・・・・・オア回路、５１２・・・・・・イ
ンバータ、５１３・・・・・・変数メモリ、５１５・・
・・・・ＣＯｓメモリ、９５１，９６１，９７１，９８
１・・・・・・アンド回路、９００・・・・・・論理回
路、９１０，９２０，９３０・・・・・・レベル設定器
、９５０，９６０，９７０・・・・・・パルスゼネレー
タ、６２，９１１，９２１，９３１・・・・・・ゲート
回路、６４・・・・・・シフトレジスタ。
Claims (1)
- 【特許請求の範囲】 １ 発音すべき楽音波形に関する情報を記憶させた波形
メモリを所定の速度で読み出して楽音を形成する方式の
電子楽器において、前記波形メモリから読み出される波
形の周期の特定区間において振幅が時間の関数となつて
いる関数波形をそれぞれ発生する関数発生器を具え、こ
の関数発生器の出力で前記波形メモリから読み出された
波形の前記特定区間の振幅を変化させるようにして成る
電子楽器。 ２ 前記関数発生器が発生する関数波形は時間的に順次
変化するものであり、これにより音色が時間的に変化す
る楽音を形成するようにした特許請求の範囲第１項記載
の電子楽器。 ３ 前記関数発生器が発生する関数波形はタッチレスポ
ンス等の押鍵操作状態に従つて変化するものであり、こ
れにより音色が押鍵操作状態に従つて変化する楽音を形
成するようにした特許請求の範囲第１項記載の電子楽器
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51023796A JPS597118B2 (ja) | 1976-03-05 | 1976-03-05 | 電子楽器 |
| US05/773,787 US4133242A (en) | 1976-03-05 | 1977-03-02 | Waveshape memory type electronic musical instrument |
| DE2709560A DE2709560C2 (de) | 1976-03-05 | 1977-03-04 | Elektronisches Musikinstrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51023796A JPS597118B2 (ja) | 1976-03-05 | 1976-03-05 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52107822A JPS52107822A (en) | 1977-09-09 |
| JPS597118B2 true JPS597118B2 (ja) | 1984-02-16 |
Family
ID=12120275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51023796A Expired JPS597118B2 (ja) | 1976-03-05 | 1976-03-05 | 電子楽器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4133242A (ja) |
| JP (1) | JPS597118B2 (ja) |
| DE (1) | DE2709560C2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS597395B2 (ja) * | 1977-04-04 | 1984-02-17 | ヤマハ株式会社 | 電子楽器装置 |
| JPS592038B2 (ja) * | 1977-07-12 | 1984-01-17 | ヤマハ株式会社 | 電子楽器 |
| JPS604995B2 (ja) * | 1977-09-05 | 1985-02-07 | ヤマハ株式会社 | 電子楽器 |
| JPS5919352B2 (ja) * | 1977-12-09 | 1984-05-04 | ヤマハ株式会社 | 電子楽器 |
| US4194426A (en) * | 1978-03-13 | 1980-03-25 | Kawai Musical Instrument Mfg. Co. Ltd. | Echo effect circuit for an electronic musical instrument |
| JPS54128323A (en) * | 1978-03-28 | 1979-10-04 | Nippon Gakki Seizo Kk | Waveform generating device of electronic musical instrument |
| JPS54140523A (en) * | 1978-04-24 | 1979-10-31 | Nippon Gakki Seizo Kk | Electronic instrument |
| US4249447A (en) * | 1978-06-30 | 1981-02-10 | Nippon Gakki Seizo Kabushiki Kaisha | Tone production method for an electronic musical instrument |
| JPS5532028A (en) * | 1978-08-29 | 1980-03-06 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| DE2936935A1 (de) * | 1978-09-14 | 1980-04-24 | Nippon Musical Instruments Mfg | Elektronisches musikinstrument |
| JPS5550299A (en) * | 1978-10-06 | 1980-04-11 | Nippon Musical Instruments Mfg | Tone generator for electronic musical instrument |
| US4291603A (en) * | 1978-11-29 | 1981-09-29 | Katz Bernard R | Electronic organ |
| US4223583A (en) * | 1979-02-09 | 1980-09-23 | Kawai Musical Instrument Mfg. Co., Ltd. | Apparatus for producing musical tones having time variant harmonics |
| JPS5748791A (en) * | 1980-09-08 | 1982-03-20 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5756895A (en) * | 1980-09-24 | 1982-04-05 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| US4453440A (en) * | 1980-11-28 | 1984-06-12 | Casio Computer Co., Ltd. | Envelope control system for electronic musical instrument |
| US4440058A (en) * | 1982-04-19 | 1984-04-03 | Kimball International, Inc. | Digital tone generation system with slot weighting of fixed width window functions |
| US4538496A (en) * | 1982-07-31 | 1985-09-03 | Casio Computer Co., Ltd. | Electronic musical instrument |
| JPS59137997A (ja) * | 1983-01-28 | 1984-08-08 | カシオ計算機株式会社 | 波形メモリ読出し方式 |
| US5245126A (en) * | 1988-11-07 | 1993-09-14 | Kawai Musical Inst. Mfg. Co., Ltd. | Waveform generation system with reduced memory requirement, for use in an electronic musical instrument |
| US5742695A (en) * | 1994-11-02 | 1998-04-21 | Advanced Micro Devices, Inc. | Wavetable audio synthesizer with waveform volume control for eliminating zipper noise |
| US6272465B1 (en) * | 1994-11-02 | 2001-08-07 | Legerity, Inc. | Monolithic PC audio circuit |
| US6246774B1 (en) | 1994-11-02 | 2001-06-12 | Advanced Micro Devices, Inc. | Wavetable audio synthesizer with multiple volume components and two modes of stereo positioning |
| US6047073A (en) * | 1994-11-02 | 2000-04-04 | Advanced Micro Devices, Inc. | Digital wavetable audio synthesizer with delay-based effects processing |
| US5753841A (en) * | 1995-08-17 | 1998-05-19 | Advanced Micro Devices, Inc. | PC audio system with wavetable cache |
| US5847304A (en) * | 1995-08-17 | 1998-12-08 | Advanced Micro Devices, Inc. | PC audio system with frequency compensated wavetable data |
| US6000833A (en) * | 1997-01-17 | 1999-12-14 | Massachusetts Institute Of Technology | Efficient synthesis of complex, driven systems |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3515792A (en) * | 1967-08-16 | 1970-06-02 | North American Rockwell | Digital organ |
| US3735014A (en) * | 1970-03-16 | 1973-05-22 | W Turner | Electronic musical instrument simulating chiff, tracker, and dynamic keying |
| JPS5236406B2 (ja) * | 1972-01-17 | 1977-09-16 | ||
| US3809786A (en) * | 1972-02-14 | 1974-05-07 | Deutsch Res Lab | Computor organ |
| US3882751A (en) * | 1972-12-14 | 1975-05-13 | Nippon Musical Instruments Mfg | Electronic musical instrument employing waveshape memories |
| JPS5735476B2 (ja) * | 1973-03-08 | 1982-07-29 | ||
| US4018121A (en) * | 1974-03-26 | 1977-04-19 | The Board Of Trustees Of Leland Stanford Junior University | Method of synthesizing a musical sound |
| US3978755A (en) * | 1974-04-23 | 1976-09-07 | Allen Organ Company | Frequency separator for digital musical instrument chorus effect |
| US3935783A (en) * | 1974-07-08 | 1976-02-03 | The Wurlitzer Company | Electronic piano circuit |
| US4033219A (en) * | 1975-02-27 | 1977-07-05 | Nippon Gakki Seizo Kabushiki Kaisha | Touch responsive control system for a keyboard electronic musical instrument |
-
1976
- 1976-03-05 JP JP51023796A patent/JPS597118B2/ja not_active Expired
-
1977
- 1977-03-02 US US05/773,787 patent/US4133242A/en not_active Expired - Lifetime
- 1977-03-04 DE DE2709560A patent/DE2709560C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52107822A (en) | 1977-09-09 |
| US4133242A (en) | 1979-01-09 |
| DE2709560A1 (de) | 1977-09-08 |
| DE2709560C2 (de) | 1982-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS597118B2 (ja) | 電子楽器 | |
| US4138915A (en) | Electronic musical instrument producing tones by variably mixing different waveshapes | |
| JPS6211358B2 (ja) | ||
| JPH06124091A (ja) | 波形データ読み出し装置 | |
| US4524666A (en) | Musical tone forming system | |
| JPH079588B2 (ja) | 楽音発生装置 | |
| JPS6353560B2 (ja) | ||
| JPS6199193A (ja) | 楽音信号発生装置 | |
| JPS5919356B2 (ja) | 電子楽器 | |
| KR900007892B1 (ko) | 전자악기의 음원장치 | |
| JP3552264B2 (ja) | 自動演奏装置 | |
| JPS6129895A (ja) | 楽音発生装置 | |
| US4440056A (en) | Envelope wave shape signal generator for an electronic musical instrument | |
| JPS6336519B2 (ja) | ||
| JPS61204698A (ja) | 楽音信号発生装置 | |
| JP2741026B2 (ja) | 記憶された楽音波形を用いるデュアルモード楽音発生装置 | |
| JPS6211356B2 (ja) | ||
| JPS5840199B2 (ja) | デンシガツキ | |
| JPS6248239B2 (ja) | ||
| JP2830326B2 (ja) | エンベロープ制御装置 | |
| JPS584144Y2 (ja) | 電子楽器の音色制御用電位信号発生装置 | |
| JPS644157Y2 (ja) | ||
| JP2766638B2 (ja) | 電子楽器 | |
| JPS636794Y2 (ja) | ||
| JPH056174A (ja) | 楽音信号発生装置 |