JPS5969811A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS5969811A JPS5969811A JP18195682A JP18195682A JPS5969811A JP S5969811 A JPS5969811 A JP S5969811A JP 18195682 A JP18195682 A JP 18195682A JP 18195682 A JP18195682 A JP 18195682A JP S5969811 A JPS5969811 A JP S5969811A
- Authority
- JP
- Japan
- Prior art keywords
- input information
- contents
- input
- program counter
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1169—Activating output if input changes, transition input and output not yet on
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13001—Interrupt handling
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15105—Hardwired logic to accelerate, speed up execution of instructions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプログラマブルコントローラに関ｔ、、更に詳
述すれば入力情報に対する出力情報の応答速度を高める
ことができるプログラマブルコントローラを提案するも
のである。
述すれば入力情報に対する出力情報の応答速度を高める
ことができるプログラマブルコントローラを提案するも
のである。
第１図は公知の一般的々プログラマブルコントローラ（
以下コントローラという）の構成を略示するブロック図
であってスイッチ、リレー接点等の外部の入力装置８の
状態を取込んで記憶する入力情報部６、入力情報部６が
記憶した情報を読込み、プログラムメモリ２に予め格納
されている制御命令に従って演算を実行する演算部１、
上記プログラムメモリ２及びそのアドレスヵクンタたる
プログラムカウンタ３、演算部１の演算結果を一時的に
格納しておく中間情報記憶部４、演算部１の演算結果出
力の内容を所要電圧レベルに変換してリレーコイル、ア
クチュエータ等の外部の出力装置７へ出力する出力情報
部５等からなっている。
以下コントローラという）の構成を略示するブロック図
であってスイッチ、リレー接点等の外部の入力装置８の
状態を取込んで記憶する入力情報部６、入力情報部６が
記憶した情報を読込み、プログラムメモリ２に予め格納
されている制御命令に従って演算を実行する演算部１、
上記プログラムメモリ２及びそのアドレスヵクンタたる
プログラムカウンタ３、演算部１の演算結果を一時的に
格納しておく中間情報記憶部４、演算部１の演算結果出
力の内容を所要電圧レベルに変換してリレーコイル、ア
クチュエータ等の外部の出力装置７へ出力する出力情報
部５等からなっている。
而して入力情報部６は、演算実行中に入力情報の内容が
変更されると不都合を生じるのでプログラムメモリ２内
の制御命令の順次的実行に先立って全入力装置８の状態
を読込んで、この状態の情報をランチする働きをなし、
これによって上記不都合の解消を図るものである。
変更されると不都合を生じるのでプログラムメモリ２内
の制御命令の順次的実行に先立って全入力装置８の状態
を読込んで、この状態の情報をランチする働きをなし、
これによって上記不都合の解消を図るものである。
第２図は入力情報の読込みと、これに続く制御命令の実
行とを時間軸を上下にとって表している。
行とを時間軸を上下にとって表している。
入力情報の読込開始時からｎ番地の最終の制御命令の実
行時までを１スキヤン時間と称しており、この間の！ｌ
１１１作が反復実行される。上記１スキヤン時間は一般
には数十ｍｓであっ゛て、これが入力情報とそれを反映
させるべき出力情報との間の応答遅れとして現れること
になる。
行時までを１スキヤン時間と称しており、この間の！ｌ
１１１作が反復実行される。上記１スキヤン時間は一般
には数十ｍｓであっ゛て、これが入力情報とそれを反映
させるべき出力情報との間の応答遅れとして現れること
になる。
第３図は制御対象の回路をラダー図であられしたもので
あり、回路Ｑ／ｉ常開接点Ａの閉路にて常閉接点Ｂを介
してリレーＹのコイルが励磁され、このリレーＹの常開
接点の閉路によって自己保持され、接点Ｂの開路によっ
て自己保持が解除されるという内容のものであり、その
前後の回路Ｐの内容がプログラムメモリ２の０−ｍ−１
番地に、壕だ該回路Ｑの内容がｍ−ｍ＋３番地に、更に
後段の回路Ｒの内容がｍ＋４〜ｎ番地に格納されている
ものとする。さて上記リレーＹが自己保持されている状
態において接点Ｂの開路から自己保持解除までの応答時
間について説明する。説明の便宜上１スキヤン時間を５
０ｍ５ｓ入力情報読込に１ｍｓ、制御命令実行時間を４
９ｍ５とし、回路Ｑについての制御命令が実行されるま
での時間が４０ｍ５であるとする。
あり、回路Ｑ／ｉ常開接点Ａの閉路にて常閉接点Ｂを介
してリレーＹのコイルが励磁され、このリレーＹの常開
接点の閉路によって自己保持され、接点Ｂの開路によっ
て自己保持が解除されるという内容のものであり、その
前後の回路Ｐの内容がプログラムメモリ２の０−ｍ−１
番地に、壕だ該回路Ｑの内容がｍ−ｍ＋３番地に、更に
後段の回路Ｒの内容がｍ＋４〜ｎ番地に格納されている
ものとする。さて上記リレーＹが自己保持されている状
態において接点Ｂの開路から自己保持解除までの応答時
間について説明する。説明の便宜上１スキヤン時間を５
０ｍ５ｓ入力情報読込に１ｍｓ、制御命令実行時間を４
９ｍ５とし、回路Ｑについての制御命令が実行されるま
での時間が４０ｍ５であるとする。
入力情報の読込はスキャン時間の最初の１ｍｓで行われ
るからそれ以後の状態変化は次のスキャン時間まで演算
部１には与えられない。例えば入力情報の読込開始後２
０ｍ５の時点で接点Ｂが開路したものとするとこの状態
は３０ｍ５後の次の入力情報読込時に入力され、それか
ら４０ｍ５後に自己保持解除が次行されることになり、
合計７０ｍ５の応答遅れを生じることになる。装置の大
部分の動作は１スキヤン時間相応の数十ｍｓの応答速度
であっても支障はないが特殊な装置については、より高
速の応答が望まれるという場合がある。また入力装置〆
一のＩＩｉ／１作時間がスキャン時ｊ＾ｊよりも短い場
合、例えば前記接点Ｂが１０ｍ５程度開路した場合にあ
ってはその状態を読込み得す、自己保持を解除できない
等の問題点がある。
るからそれ以後の状態変化は次のスキャン時間まで演算
部１には与えられない。例えば入力情報の読込開始後２
０ｍ５の時点で接点Ｂが開路したものとするとこの状態
は３０ｍ５後の次の入力情報読込時に入力され、それか
ら４０ｍ５後に自己保持解除が次行されることになり、
合計７０ｍ５の応答遅れを生じることになる。装置の大
部分の動作は１スキヤン時間相応の数十ｍｓの応答速度
であっても支障はないが特殊な装置については、より高
速の応答が望まれるという場合がある。また入力装置〆
一のＩＩｉ／１作時間がスキャン時ｊ＾ｊよりも短い場
合、例えば前記接点Ｂが１０ｍ５程度開路した場合にあ
ってはその状態を読込み得す、自己保持を解除できない
等の問題点がある。
木発す」は斯かる事情に鑑みてなされたものであッテ、
一部の装置についてはその入力情報が変化しているかい
ないかを制御命令実行中の所定タイミングで監視し、変
化している場合はその入力情報に係る制御命令を直ちに
実行できるようにして応答速度の高速化を図ったコント
ローラを提供することを目的とする。
一部の装置についてはその入力情報が変化しているかい
ないかを制御命令実行中の所定タイミングで監視し、変
化している場合はその入力情報に係る制御命令を直ちに
実行できるようにして応答速度の高速化を図ったコント
ローラを提供することを目的とする。
以下本発明を図面に基き具体的に説明する。
＠４図は本発明に係るコントローラの構成を略示するブ
ロック図である。マイクロプロセッサよりなり、データ
の転送制御入力情報の解読、制御命令等の実行をする演
算部１、制御命令を格納しておくプログラムメモリ２、
そのアドレスカウンタたるプログラムカウンタ３、出力
情報を一時的に格納しておく中間情報記憶部４、外部の
出力装丁醒７に対するインターフェースたる出力情報部
５、外部の入力装Ｍ８の状態を取込んで記憶Ｌ１ これ
を演算部１に読込壕せる入力情報部６のハードフェア構
成は第１図に示した従来のものと全く同様である。本発
明装置ではこれらの外に入力回路９及びレジスタ１０を
備えている。入力回路９Ｉ″ｉ外部のリレ接点、スイッ
チ等の外部装置の動作状態を演算部１への読込に適した
電気信号に変換するだめの回路であって、入力情報部６
と同数の又はそれ以下の入力装置８接続端子を備えてお
り、応答性を高める必要がある入力装置、例えば前記接
点Ｂはこの入力回路９にも接続される。なお入力回路９
け入力情報部６の一部にて兼用させることが可能である
。即ち入力装置８からの入力情報を演算部１への読込に
適した電気信号に変換するまでの部分を利用し、この部
分にて分岐出力を設ければよい。
ロック図である。マイクロプロセッサよりなり、データ
の転送制御入力情報の解読、制御命令等の実行をする演
算部１、制御命令を格納しておくプログラムメモリ２、
そのアドレスカウンタたるプログラムカウンタ３、出力
情報を一時的に格納しておく中間情報記憶部４、外部の
出力装丁醒７に対するインターフェースたる出力情報部
５、外部の入力装Ｍ８の状態を取込んで記憶Ｌ１ これ
を演算部１に読込壕せる入力情報部６のハードフェア構
成は第１図に示した従来のものと全く同様である。本発
明装置ではこれらの外に入力回路９及びレジスタ１０を
備えている。入力回路９Ｉ″ｉ外部のリレ接点、スイッ
チ等の外部装置の動作状態を演算部１への読込に適した
電気信号に変換するだめの回路であって、入力情報部６
と同数の又はそれ以下の入力装置８接続端子を備えてお
り、応答性を高める必要がある入力装置、例えば前記接
点Ｂはこの入力回路９にも接続される。なお入力回路９
け入力情報部６の一部にて兼用させることが可能である
。即ち入力装置８からの入力情報を演算部１への読込に
適した電気信号に変換するまでの部分を利用し、この部
分にて分岐出力を設ければよい。
演算部１に入力情報読込の処理を実行している間は入力
情卯部６の記憶内容を読込むが、後述する制御命令ＩＮ
の実行時には入力回１ｉ３９の指定出力を読込むように
しである。
情卯部６の記憶内容を読込むが、後述する制御命令ＩＮ
の実行時には入力回１ｉ３９の指定出力を読込むように
しである。
レジスタ１０はプログラム力クンタ３のデータ内容退避
用のものであって、演算部１が制御命令ＩＮを実行する
［祭に、プログラムカクンタ３の内容をこのレジスタ１
０に退避させると共に、プログラム力クンク３のデータ
内容をプログラムメモリ２の所定範囲の先頭番地に設定
する。また演算部１が後述する制御命令Ｒ８ＴＯを実行
する際にはレジスタ１０のデータ内容をプログラムカク
ンタ３へ復帰設定する。このレジスタ１０は演算部１内
のものであってもよい。
用のものであって、演算部１が制御命令ＩＮを実行する
［祭に、プログラムカクンタ３の内容をこのレジスタ１
０に退避させると共に、プログラム力クンク３のデータ
内容をプログラムメモリ２の所定範囲の先頭番地に設定
する。また演算部１が後述する制御命令Ｒ８ＴＯを実行
する際にはレジスタ１０のデータ内容をプログラムカク
ンタ３へ復帰設定する。このレジスタ１０は演算部１内
のものであってもよい。
第５図はプログラムメモリ２に格納しておく制御命令を
第２図同様に示したものである。応答速度を高める必要
がある回路が第３図の回路Ｑであるとする。この回路Ｑ
Ｋ係る制御命令はどの部分に格納してもよい（第２図の
ようにｍ番地からでもよい）がいま説明の便宜上Ｏ〜３
番地に格納するものとする。そしてこの制御命令のあと
、つ捷り４番地にリセット命令Ｒ５ＴＯを書込んでおく
。
第２図同様に示したものである。応答速度を高める必要
がある回路が第３図の回路Ｑであるとする。この回路Ｑ
Ｋ係る制御命令はどの部分に格納してもよい（第２図の
ようにｍ番地からでもよい）がいま説明の便宜上Ｏ〜３
番地に格納するものとする。そしてこの制御命令のあと
、つ捷り４番地にリセット命令Ｒ５ＴＯを書込んでおく
。
このように０〜４番地に回＠Ｑについての制御命令を書
込んでおいだ場合は上記した先頭番地は０番地と々る。
込んでおいだ場合は上記した先頭番地は０番地と々る。
プログラムメモリ２の他の番地には回路Ｐ、Ｈに係る制
御命令が格納されるが接点Ｂの開路動作からリレコイル
Ｙの消磁までの応答速度の必要性に応じて、接点Ｂの状
態を読込むことを指令する強制移行命令ＩＮ Ｂ（但し
Ｂの部分Ｉ″ｉｉ実際接点ＢＫ割付けた番号と々る）を
所要個数、所要頻度で書込んでおく。
御命令が格納されるが接点Ｂの開路動作からリレコイル
Ｙの消磁までの応答速度の必要性に応じて、接点Ｂの状
態を読込むことを指令する強制移行命令ＩＮ Ｂ（但し
Ｂの部分Ｉ″ｉｉ実際接点ＢＫ割付けた番号と々る）を
所要個数、所要頻度で書込んでおく。
次に強制移行命令ＩＮＢが読込まれた場合の演算部１の
処理について第６図のフローチャートに基き説明する。
処理について第６図のフローチャートに基き説明する。
まず該当入力装置、つまり接点Ｂの状態を入力回路９経
由で読込む。そしてその内容を前回の制御命令実行時の
内容、つまり前回入力回路９から読込んだ（演算部１内
レジスタに格納しておく）内容と比較し、これが一致す
る場合は接点Ｂに変化なしとしてプログラム力クンタ３
の内容を＋Ｉして次の制御命令を読込む。これに対して
不一致の場合は接点ＢＫ変化ありとしてプログラム力ク
ンク３の内容（第５図の場合は例えばｍ、ｎ、ｐ等）を
レジスタ１０に退避格納し、またプログラムカクンタ３
には回路Ｑに係る制御命令を格納しである範囲の先頭番
地Ｏを設定する。
由で読込む。そしてその内容を前回の制御命令実行時の
内容、つまり前回入力回路９から読込んだ（演算部１内
レジスタに格納しておく）内容と比較し、これが一致す
る場合は接点Ｂに変化なしとしてプログラム力クンタ３
の内容を＋Ｉして次の制御命令を読込む。これに対して
不一致の場合は接点ＢＫ変化ありとしてプログラム力ク
ンク３の内容（第５図の場合は例えばｍ、ｎ、ｐ等）を
レジスタ１０に退避格納し、またプログラムカクンタ３
には回路Ｑに係る制御命令を格納しである範囲の先頭番
地Ｏを設定する。
従って０．１．２．３番地の制御命令が強制的に実行さ
れることになり接点Ｂが開路したときには直ちにリレー
Ｙのコイルが消磁されることになる。第５図の例はｍ番
地では変化がｆｔ＜ｍ−ｎ番地間にて変化があり、これ
がｎ番地で検出されて０番地へ戻ったことを実線矢符で
示している。なお新だに入力回路９を介して読込んだ接
点Ｂの状態は上記した演算部１内レジスタに更新格納す
る。
れることになり接点Ｂが開路したときには直ちにリレー
Ｙのコイルが消磁されることになる。第５図の例はｍ番
地では変化がｆｔ＜ｍ−ｎ番地間にて変化があり、これ
がｎ番地で検出されて０番地へ戻ったことを実線矢符で
示している。なお新だに入力回路９を介して読込んだ接
点Ｂの状態は上記した演算部１内レジスタに更新格納す
る。
次に第７図のフローチャートに基きリセット命令Ｒ５Ｔ
Ｏが読込まれた場合の処理について説明する。上述のよ
うにしてＯ〜３番地の命令を実行すると次には４番地の
命令、つますＩＪセット命令Ｒ５Ｔ Ｏが読込捷れるこ
とになる。そうすると演算部１はレジスタ１０のデータ
内容をプログラムメモリク３に復帰設定し、次いでプロ
グラムカクンタ３の内容を＋１する。これにより例えば
ｎ −１−１番地の命令、つ捷り強制移行命令ＩＮＢに
続く命令が実行される状態に戻ることになる。第５図の
例でｌｄ４番地に続いてｎ ＋１１番地命令が実行され
ることを破線矢符で示している。
Ｏが読込まれた場合の処理について説明する。上述のよ
うにしてＯ〜３番地の命令を実行すると次には４番地の
命令、つますＩＪセット命令Ｒ５Ｔ Ｏが読込捷れるこ
とになる。そうすると演算部１はレジスタ１０のデータ
内容をプログラムメモリク３に復帰設定し、次いでプロ
グラムカクンタ３の内容を＋１する。これにより例えば
ｎ −１−１番地の命令、つ捷り強制移行命令ＩＮＢに
続く命令が実行される状態に戻ることになる。第５図の
例でｌｄ４番地に続いてｎ ＋１１番地命令が実行され
ることを破線矢符で示している。
このように入力情報部６からこれにラッチされた入力装
置８の状態を読込むだけではなく、１スキャン時間にお
いて制御命令実行中に１回以上、所要の入力装置の状態
を入力回路９経由で時間遅れなく読込むこととし、この
読込データが先に読込んでいるデータと異る場合は直ち
にその変化に係る制御命令の実行へ強制移行されるので
、その入力装置及びこれによって制御される出力袋Ｗｔ
、闇の応答は著しく高速化される。いま強制移行命令Ｉ
ＮＢを１０ｍ５間隔で書込んでおくこととし、またＯ〜
３番地の命令の実行に１ｍｓを要するものとする場合は
最悪の条件下でも１１ｍ５でリレーＹの自己保持が解除
されることに々る。この時間間隔を短かくすればそれだ
け応答性が高められるのは勿論である。また強制移行命
令ＩＮＢは複数の入力装置について書込むことが可能で
あることは勿論である。
置８の状態を読込むだけではなく、１スキャン時間にお
いて制御命令実行中に１回以上、所要の入力装置の状態
を入力回路９経由で時間遅れなく読込むこととし、この
読込データが先に読込んでいるデータと異る場合は直ち
にその変化に係る制御命令の実行へ強制移行されるので
、その入力装置及びこれによって制御される出力袋Ｗｔ
、闇の応答は著しく高速化される。いま強制移行命令Ｉ
ＮＢを１０ｍ５間隔で書込んでおくこととし、またＯ〜
３番地の命令の実行に１ｍｓを要するものとする場合は
最悪の条件下でも１１ｍ５でリレーＹの自己保持が解除
されることに々る。この時間間隔を短かくすればそれだ
け応答性が高められるのは勿論である。また強制移行命
令ＩＮＢは複数の入力装置について書込むことが可能で
あることは勿論である。
以上のように本発明に係るプログラマブルコントローラ
は制御命令を記憶させるプログラムメモリと、該プログ
ラムメモリの読出アドレスを指定するプログラムカウン
タと、プログラムメモリから読出された制御命令に従っ
て演算を行う演算部上、外部装置からの入力情報を周期
的に更新記・石し、記憶情報を演算部に与える入力情報
部とを具備スるプログラマブルコントローラにおいて、
外部からの入力情報を前記入力情報部を介することなく
演算部へ与え得る入力回路と、前記プログラムカウンタ
のデータ内容を退避させるレジスタとを備え、前記制御
命令中にて指定された外部装置からの入力情報を前記入
力回路を介して演算部に与え、この入力情報を前記外部
装置から入力回路を介して既に与えられている入力情報
と比較する手段と、この比較結果が不一致である場合に
プログラムカウンタのデータ内容をレジスタへ退避させ
る一方、プログラムメモリの所定範囲の先頭アドレスを
プログラムカウンタに設定する手段と、上記所定範囲の
制御命令実行後にレジスタに退避させたテ゛−タ内容を
プログラムカウンタに設定する手段とを具備するもので
あるので安全装置等、特定の装置についての応答速度を
所望の速度に１で高速化できる。またこの応答速度はプ
ログラムの変更によって自在に設定できるので便宜性も
高い。また瞬時的な動作をする装置をも外部装置１りと
して組込んでもその動作を見落すことがないようにでき
る等、木発ＦＪＡは優れた効果を奏する。
は制御命令を記憶させるプログラムメモリと、該プログ
ラムメモリの読出アドレスを指定するプログラムカウン
タと、プログラムメモリから読出された制御命令に従っ
て演算を行う演算部上、外部装置からの入力情報を周期
的に更新記・石し、記憶情報を演算部に与える入力情報
部とを具備スるプログラマブルコントローラにおいて、
外部からの入力情報を前記入力情報部を介することなく
演算部へ与え得る入力回路と、前記プログラムカウンタ
のデータ内容を退避させるレジスタとを備え、前記制御
命令中にて指定された外部装置からの入力情報を前記入
力回路を介して演算部に与え、この入力情報を前記外部
装置から入力回路を介して既に与えられている入力情報
と比較する手段と、この比較結果が不一致である場合に
プログラムカウンタのデータ内容をレジスタへ退避させ
る一方、プログラムメモリの所定範囲の先頭アドレスを
プログラムカウンタに設定する手段と、上記所定範囲の
制御命令実行後にレジスタに退避させたテ゛−タ内容を
プログラムカウンタに設定する手段とを具備するもので
あるので安全装置等、特定の装置についての応答速度を
所望の速度に１で高速化できる。またこの応答速度はプ
ログラムの変更によって自在に設定できるので便宜性も
高い。また瞬時的な動作をする装置をも外部装置１りと
して組込んでもその動作を見落すことがないようにでき
る等、木発ＦＪＡは優れた効果を奏する。
第１図は一般的なコントローラの略示ブロック図、第２
図は演算部の動作の説明図、第３図はラダー回路図、第
４図は本発明のコントローラの略示ブロック図、第５図
はプログラムメモリの記憶内容と共に示す動作説明図、
第６図、＊７図は命令の実行内容を示す７０−チャート
である。 １・・・演算部 ２・・・プログラムメモ１ノ３・・・
プログラムカウンタ ６・・・入力情報部 ９・・・入
力回路１０・・・レジスタ 特 許 出 願 人 光洋電子工業株式会社代理人
弁理士 河 野 登 犬 第 ５ 図 第６図 箋 Ｔ′７ 図
図は演算部の動作の説明図、第３図はラダー回路図、第
４図は本発明のコントローラの略示ブロック図、第５図
はプログラムメモリの記憶内容と共に示す動作説明図、
第６図、＊７図は命令の実行内容を示す７０−チャート
である。 １・・・演算部 ２・・・プログラムメモ１ノ３・・・
プログラムカウンタ ６・・・入力情報部 ９・・・入
力回路１０・・・レジスタ 特 許 出 願 人 光洋電子工業株式会社代理人
弁理士 河 野 登 犬 第 ５ 図 第６図 箋 Ｔ′７ 図
Claims (1)
- １、 制御命令を記憶させるプログラムメモリと、該プ
ログラムメモリの続出アドレスを指定するプログラムカ
ウンタと、プログラムメモリから読出された制御命令に
従って演算を行う演算部と、外部装置からの入力情報を
周期的に更新記憶し、記憶情報を演算部に与える入力情
報部とを具備するプログラマブルコントローラにおいて
、外部からの入力情報を前記入力情報部を介することな
く演算部へ与え得る入力回路と、前記プログラムカウン
タのデータ内容を退避させるレジスタとを備え、前記制
御命令中にて指定された外部装置からの入力情報を前記
入力回路を介して演算部に与え、この入力情報を前記外
部装置“から入力回路を介して既に与えられている入力
情報と比較する手段と、この比較結果が不一致である場
合にプログラムカウンタのデータ内容をレジスタへ退避
させる一方、プログラムメモリの所定範囲の先頭アドレ
スをプログラムカウンタに設定する手段と、上記所定範
囲の制御命令実行後にレジスタに退避させたデータ内容
をプログラムカウンタに設定する手段とを具備すること
を特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181956A JPH0638209B2 (ja) | 1982-10-15 | 1982-10-15 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181956A JPH0638209B2 (ja) | 1982-10-15 | 1982-10-15 | プログラマブルコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5969811A true JPS5969811A (ja) | 1984-04-20 |
| JPH0638209B2 JPH0638209B2 (ja) | 1994-05-18 |
Family
ID=16109807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57181956A Expired - Lifetime JPH0638209B2 (ja) | 1982-10-15 | 1982-10-15 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638209B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117001A (ja) * | 1985-11-16 | 1987-05-28 | Hitachi Ltd | プログラマブルシ−ケンスコントロ−ラの入出力処理方法 |
| JPS6346507A (ja) * | 1986-08-14 | 1988-02-27 | Mitsubishi Electric Corp | 高速演算処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158588A (en) * | 1978-06-05 | 1979-12-14 | Omron Tateisi Electronics Co | Sequence controller |
-
1982
- 1982-10-15 JP JP57181956A patent/JPH0638209B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158588A (en) * | 1978-06-05 | 1979-12-14 | Omron Tateisi Electronics Co | Sequence controller |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117001A (ja) * | 1985-11-16 | 1987-05-28 | Hitachi Ltd | プログラマブルシ−ケンスコントロ−ラの入出力処理方法 |
| JPS6346507A (ja) * | 1986-08-14 | 1988-02-27 | Mitsubishi Electric Corp | 高速演算処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638209B2 (ja) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4345132A (en) | Cooking apparatus | |
| US4504900A (en) | Sequence instruction display system | |
| US4179751A (en) | Memory apparatus for disaster preventing system | |
| JPS5969811A (ja) | プログラマブルコントロ−ラ | |
| JPH0586013B2 (ja) | ||
| JP3354493B2 (ja) | シリアルデータ転送装置 | |
| SU1406595A1 (ru) | Процессор программируемого контроллера | |
| JPS6235076B2 (ja) | ||
| JPH0863206A (ja) | プログラマブルコントローラ | |
| JPS6115464B2 (ja) | ||
| JPH0638210B2 (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
| SU1252759A1 (ru) | Устройство дл программного управлени | |
| JPS5948402B2 (ja) | シ−ケンスコントロ−ラ | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| JP3354488B2 (ja) | シリアルデータ転送装置 | |
| JPS6261137A (ja) | メモリ保護装置 | |
| JPH04311201A (ja) | インターロック回路 | |
| JPS5674709A (en) | Function check method of sequence control device | |
| JPH01276353A (ja) | メモリ制御回路 | |
| JPS5660188A (en) | Stand-by switching system | |
| JPS5621258A (en) | Failure storage system in central processing unit | |
| JPS6289106A (ja) | プログラマブルコントロ−ラ | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPS6113324A (ja) | プログラム制御キ−ボ−ド | |
| JPS58144925A (ja) | 電源制御方式 |