JPS5965348A - キヤパシテイブキ−ボ−ド - Google Patents
キヤパシテイブキ−ボ−ドInfo
- Publication number
- JPS5965348A JPS5965348A JP57175908A JP17590882A JPS5965348A JP S5965348 A JPS5965348 A JP S5965348A JP 57175908 A JP57175908 A JP 57175908A JP 17590882 A JP17590882 A JP 17590882A JP S5965348 A JPS5965348 A JP S5965348A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- key
- output
- columns
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/965—Switches controlled by moving an element forming part of the switch
- H03K17/975—Switches controlled by moving an element forming part of the switch using a capacitive movable element
- H03K17/98—Switches controlled by moving an element forming part of the switch using a capacitive movable element having a plurality of control members, e.g. keyboard
Landscapes
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、キー操作をｉ’ｉ！電容量の変化で検出する
容量スイッチを用いたキャパシティブキーボードに関す
る。
容量スイッチを用いたキャパシティブキーボードに関す
る。
従来、たとえば多数のキーを平面的に配列し、これらの
キーに所定のアルファベット、数字、記号、符号等のキ
ャラクタをわりつけ、これらのキーの４１塾作に応動し
て予め設定した上記キャラクタに対応するコード化した
信号を送出するようにした所謂キーボードが知られてい
る。このようなキーボードの構造としては、一般に機械
的な接点を用いるようにしている。ところで近時、１制
久性が良好でキータッチも優れたキャパシティブスイン
チを用いたものも使用されている。このキャパシティブ
スインチはキー操作Ｖこよる知、作間の静電容耽の変化
をセンスアンプで増幅し、当該キーのオン、オフ信号を
得るようにしている。従来、このようなキャパシティブ
スイツチでｄコセンスアンプにより ′ｉｆｆ、 ｔｉ
ξ間の容＋ｆ：ｉ、変化を電圧変化に変換して所定電圧
まで増幅する。そして、この環１ｉａ出力をヒステリシ
ス製性を有する比較回路へ与え、この比較出力をキー押
下の感知信号として出力するようにしているっ しかしながらこのようなキーボードではキー操（乍を確
′ノミに検出できることが望才）１、ｔｐｇに同一キー
に対して複数回、キー押下を行なった際にも手垢れ等に
よる誤動作をすることなく、正確に４榮作回μに対比、
した感知信号をイ１（られることか要求される。
キーに所定のアルファベット、数字、記号、符号等のキ
ャラクタをわりつけ、これらのキーの４１塾作に応動し
て予め設定した上記キャラクタに対応するコード化した
信号を送出するようにした所謂キーボードが知られてい
る。このようなキーボードの構造としては、一般に機械
的な接点を用いるようにしている。ところで近時、１制
久性が良好でキータッチも優れたキャパシティブスイン
チを用いたものも使用されている。このキャパシティブ
スインチはキー操作Ｖこよる知、作間の静電容耽の変化
をセンスアンプで増幅し、当該キーのオン、オフ信号を
得るようにしている。従来、このようなキャパシティブ
スイツチでｄコセンスアンプにより ′ｉｆｆ、 ｔｉ
ξ間の容＋ｆ：ｉ、変化を電圧変化に変換して所定電圧
まで増幅する。そして、この環１ｉａ出力をヒステリシ
ス製性を有する比較回路へ与え、この比較出力をキー押
下の感知信号として出力するようにしているっ しかしながらこのようなキーボードではキー操（乍を確
′ノミに検出できることが望才）１、ｔｐｇに同一キー
に対して複数回、キー押下を行なった際にも手垢れ等に
よる誤動作をすることなく、正確に４榮作回μに対比、
した感知信号をイ１（られることか要求される。
このためにキー押下の操作で得られた出力信号を比較回
路で比較し、比較出力を得ると、比Ｊ咬回路のスレッシ
ホールド電圧をｏｒ変して、たとえば低い「Ｕ圧Ｋ ’
＆化させ、一定時間後に、なおかつ比１咬−出力を得ら
れた時に感知信号を出力するようにしたものが考えられ
ている。しかしながらこのようにしても、特にキー押下
の際に電（萬間の静電容蹟の変化のゆるやかなものでは
、誤感知信号が出力される虞れがあった。
路で比較し、比較出力を得ると、比Ｊ咬回路のスレッシ
ホールド電圧をｏｒ変して、たとえば低い「Ｕ圧Ｋ ’
＆化させ、一定時間後に、なおかつ比１咬−出力を得ら
れた時に感知信号を出力するようにしたものが考えられ
ている。しかしながらこのようにしても、特にキー押下
の際に電（萬間の静電容蹟の変化のゆるやかなものでは
、誤感知信号が出力される虞れがあった。
本発明は、上記の事情に鑑みてなされたもので、正確に
キー操作を検出することができるキャパシティブキーボ
ードを提供することを目的とするものである。
キー操作を検出することができるキャパシティブキーボ
ードを提供することを目的とするものである。
すなわち本発明は各キーの静醒容層の変化を′重圧信号
に変換するセンスアンプの出力パルスのパルス幅が所定
値を越えたときに感知信号を出力することを特徴とする
ものである。
に変換するセンスアンプの出力パルスのパルス幅が所定
値を越えたときに感知信号を出力することを特徴とする
ものである。
以下本発明の一実施し１をｆｌｌ１図に示すブロック図
を参照して説明する。図中１はキーマトリクスで複数の
行、および列の交点に各キーの操作によ、！ｌｌｌ静電
容喰が変化するキャパシティブキー、ＣＩｌ ｌ Ｃ１
２１・・・Ｃ６，を設けている。なおこのキーの数は行
および列に応じて適宜に設ければよく、また空所があっ
てもよいことは勿論である。さらにこのキーの構造は固
定電極とこの固定電像にキー押下によって接離する可動
電極を設け、一方の電極を行、他方の電極を列に接続す
ればよい。また、このキーの構造として一対の固定′６
惟を行および列に接続し、両電極から絶縁した可動′屯
甑を上記、一対の固定＠極に同時に接離させるようにし
てもよい。
を参照して説明する。図中１はキーマトリクスで複数の
行、および列の交点に各キーの操作によ、！ｌｌｌ静電
容喰が変化するキャパシティブキー、ＣＩｌ ｌ Ｃ１
２１・・・Ｃ６，を設けている。なおこのキーの数は行
および列に応じて適宜に設ければよく、また空所があっ
てもよいことは勿論である。さらにこのキーの構造は固
定電極とこの固定電像にキー押下によって接離する可動
電極を設け、一方の電極を行、他方の電極を列に接続す
ればよい。また、このキーの構造として一対の固定′６
惟を行および列に接続し、両電極から絶縁した可動′屯
甑を上記、一対の固定＠極に同時に接離させるようにし
てもよい。
そして上記各行をラインドライバー回路２により順次に
かつ選択的に駆動する。また、各列をマルチプレクサ−
３を介して順次かつ選択的にセンスアンプ４に接続する
。ガおこの場合、ラインドライバー回路２によって特定
の行を、駆動している間に、マルチプレクサ−３は全て
の夕１］を１回ずつ選択するようにし、かつ駆動する行
を更新する毎にこれを繰シ返す。そしてセンスアンプ４
の出力を信号処理回路５へ１−５．える。
かつ選択的に駆動する。また、各列をマルチプレクサ−
３を介して順次かつ選択的にセンスアンプ４に接続する
。ガおこの場合、ラインドライバー回路２によって特定
の行を、駆動している間に、マルチプレクサ−３は全て
の夕１］を１回ずつ選択するようにし、かつ駆動する行
を更新する毎にこれを繰シ返す。そしてセンスアンプ４
の出力を信号処理回路５へ１−５．える。
なおこの場合、各列毎にセンスアンプ４を設け、この出
力の論理和を信号処理回路５へ与えてもよい。
力の論理和を信号処理回路５へ与えてもよい。
第２図は信号処理回路５の一例を示すブロック図でセン
スアンプ４の出力信号５−ＯＵＴを第１、第２の１尾延
素子ＤＬＡＹＩ、ＤＬＡＹ２を介して、第１．第２の３
人力ナンドゲートＮＡＮＤＩ。
スアンプ４の出力信号５−ＯＵＴを第１、第２の１尾延
素子ＤＬＡＹＩ、ＤＬＡＹ２を介して、第１．第２の３
人力ナンドゲートＮＡＮＤＩ。
ＮＡＮＤλの各第１の入力へ与える。また上記出力信号
５−ＯＵＴを上記各ナントゲートＮＡＮＤ１゜ＮＡＮＤ
２の各第２の入力、へ直接に与える。さらに後述する帰
還信号ＦＢを第１のナントゲートＮＡＮＤＩの第３の入
力へはインバータＩＮｖを介して、第２のナンドゲー）
ＮＡＮＤ２の第３の入力へは直接、与える。そして第
１．第２の各ナンドゲー） ＮＡＮＤＩ 、ＮＡＮＤ２
の各出力をノアゲー）ＮＯＨの入力へそれぞれ与えてそ
の論理和をｐ！ 、ｉ［ｔ’＋知信号Ｄ−ＯＵＴとして
出力する。
５−ＯＵＴを上記各ナントゲートＮＡＮＤ１゜ＮＡＮＤ
２の各第２の入力、へ直接に与える。さらに後述する帰
還信号ＦＢを第１のナントゲートＮＡＮＤＩの第３の入
力へはインバータＩＮｖを介して、第２のナンドゲー）
ＮＡＮＤ２の第３の入力へは直接、与える。そして第
１．第２の各ナンドゲー） ＮＡＮＤＩ 、ＮＡＮＤ２
の各出力をノアゲー）ＮＯＨの入力へそれぞれ与えてそ
の論理和をｐ！ 、ｉ［ｔ’＋知信号Ｄ−ＯＵＴとして
出力する。
そして上記信号処理回路５の感知信号Ｄ −０ＵＴを工
、ＩＱボート６へ入力する。Ｉ１０ポート６は予め設定
したプログラムによ、９ｃｐｕｙによってｆｔｆｌｉ
（Ｊｌする。すなわちＣＰＵ７はＩ１０ボート６を介し
てラインドライバー回路２およびマルチプレクサ−３へ
信号を与えキーマトリクス１の各行および各列を順次に
掃引する。
、ＩＱボート６へ入力する。Ｉ１０ポート６は予め設定
したプログラムによ、９ｃｐｕｙによってｆｔｆｌｉ
（Ｊｌする。すなわちＣＰＵ７はＩ１０ボート６を介し
てラインドライバー回路２およびマルチプレクサ−３へ
信号を与えキーマトリクス１の各行および各列を順次に
掃引する。
ここで、たとえばキーマトリクス１の行、列を宕てｊｌ
ｊ引するための周ルＪをＴとし、かつマルチプレクサ−
３による各キーの出力のサンプリング間開を１．μＳと
するならば、第１の遅延素子ＤＬＡＹＩのｄ延時間はｔ
２μｓ１第２の１が延素子ＤＬＡＹ２の袢延時間はＴ３
μｓに設定し、それぞれＴ＞ｔ＋ ＞ｔ２＞ｔｓの関係
が成立するようにしている。そして、第１のナントゲー
トＮＡＮＤＩの論理条件が成立して感知信号Ｄ−ＯＵＴ
を出力すると、次回の各キーの掃引動作の開始とともに
Ｉ１０ポート６を介して信号処理回路５へ帰還信号ＦＢ
を与える。それによって帰還１３号ＦＢが”Ｈ”レベル
になると、第１のナンドゲー） ＮＡＮＤＩは第３の入
力へＩＩＬ″レベルの信号を与えられるので他の第１．
第２の入力の内容に関係なく論理条件は成立しなくなる
。そして第２のナンドゲー） ＮＡＮＤ２で論理条件が
成立し、再びノアゲートＮＯＲから感知信号が出力され
ると、この信号に対応するキーマトリクスＩの行、り１
］に対応するキャラクタの信号をＩ１０ボート６を介し
てデータ信号ＤＡＴＡおよびストローブ信号ＳＴＢとし
て出力する。
ｊ引するための周ルＪをＴとし、かつマルチプレクサ−
３による各キーの出力のサンプリング間開を１．μＳと
するならば、第１の遅延素子ＤＬＡＹＩのｄ延時間はｔ
２μｓ１第２の１が延素子ＤＬＡＹ２の袢延時間はＴ３
μｓに設定し、それぞれＴ＞ｔ＋ ＞ｔ２＞ｔｓの関係
が成立するようにしている。そして、第１のナントゲー
トＮＡＮＤＩの論理条件が成立して感知信号Ｄ−ＯＵＴ
を出力すると、次回の各キーの掃引動作の開始とともに
Ｉ１０ポート６を介して信号処理回路５へ帰還信号ＦＢ
を与える。それによって帰還１３号ＦＢが”Ｈ”レベル
になると、第１のナンドゲー） ＮＡＮＤＩは第３の入
力へＩＩＬ″レベルの信号を与えられるので他の第１．
第２の入力の内容に関係なく論理条件は成立しなくなる
。そして第２のナンドゲー） ＮＡＮＤ２で論理条件が
成立し、再びノアゲートＮＯＲから感知信号が出力され
ると、この信号に対応するキーマトリクスＩの行、り１
］に対応するキャラクタの信号をＩ１０ボート６を介し
てデータ信号ＤＡＴＡおよびストローブ信号ＳＴＢとし
て出力する。
このような構成であれば第３図に示すタイムチャートの
ように適宜なキーを押下すると、センス−アンプ４の出
力信号５−ＯＵＴ（第３図（ａ））が出力される。この
出、力信号５−ＯＵＴは第１゜第２の遅延素子りへＬＡ
Ｙｌ 、ＤＥＬＡＹ２でそれぞれ所定時間だけ遅延して
遅延信号（第３図（ｂ））、（ＡＷ３ν１（ｅ））を得
る。なおこの時点ではＩ１０ポート６を介して与えられ
る帰還信号ＦＢ（第３図（Ｃ））はｌ Ｌｌレベルであ
り、第２のナンドゲ−） ＮＡＮＤ２では論理条件は成
立しない。
ように適宜なキーを押下すると、センス−アンプ４の出
力信号５−ＯＵＴ（第３図（ａ））が出力される。この
出、力信号５−ＯＵＴは第１゜第２の遅延素子りへＬＡ
Ｙｌ 、ＤＥＬＡＹ２でそれぞれ所定時間だけ遅延して
遅延信号（第３図（ｂ））、（ＡＷ３ν１（ｅ））を得
る。なおこの時点ではＩ１０ポート６を介して与えられ
る帰還信号ＦＢ（第３図（Ｃ））はｌ Ｌｌレベルであ
り、第２のナンドゲ−） ＮＡＮＤ２では論理条件は成
立しない。
したがって、第１の遅延素子ＤＥＬＡＹ１の出力の前線
からセンスアンプ４の出力の後＃までの間、第１のナン
トゲートＮＡＮＤＩの出力（第３ｔ：４ （ｃｌ） ）
がＩ１０ボート６へ与えられる。そしてＣＰＵ７はこの
第１のナントゲートＮＡＮＤＩからノアゲー）ＮＯＲを
介して出力される検知信号Ｄ−ＯＵＴに応動して、キー
マトリクス１に対する次回の掃引動作の開始とともに帰
還信号ＦＢを出力し、′Ｈ“レベルとする。したがって
、第１のナンドゲー） ＮＡＮＤＩでは論理条件は成立
しなくなり、次回のキーマトリクス１の掃引動ｆＩｒ：
において、再び同一キーからセンスアンプ４の出力信号
５−ＯＵＴを得られたときに該キーが押下されたものと
判定し、その行、列に対応するキャラクタのデータ信号
ＤＡＴＡおよびストローブ信号ＳＴＢを出力する。
からセンスアンプ４の出力の後＃までの間、第１のナン
トゲートＮＡＮＤＩの出力（第３ｔ：４ （ｃｌ） ）
がＩ１０ボート６へ与えられる。そしてＣＰＵ７はこの
第１のナントゲートＮＡＮＤＩからノアゲー）ＮＯＲを
介して出力される検知信号Ｄ−ＯＵＴに応動して、キー
マトリクス１に対する次回の掃引動作の開始とともに帰
還信号ＦＢを出力し、′Ｈ“レベルとする。したがって
、第１のナンドゲー） ＮＡＮＤＩでは論理条件は成立
しなくなり、次回のキーマトリクス１の掃引動ｆＩｒ：
において、再び同一キーからセンスアンプ４の出力信号
５−ＯＵＴを得られたときに該キーが押下されたものと
判定し、その行、列に対応するキャラクタのデータ信号
ＤＡＴＡおよびストローブ信号ＳＴＢを出力する。
なお通常のタイプ動作において、キーが押下された場合
、該キーを掃引することによシセンスアンプ４から出力
信号５ＯＵＴを得ることができる検出可能期間は少なく
とも数十７７１Ｓに達する。したがって、キーマトリク
スＩの掃引周期を、上記検出可能期間よりも蝮い期間で
行なうことにより正常なキーの押下による信号を２回の
キー掃引の各回で得ることができる。捷た、第１のナン
ドゲー）ＮＡＮＤＩの論理条件を得る際には、比較的、
長い遅延時間の後で出力信号を優るようにしているので
誤信号でパルス幅の狭いものは確実に除去することがで
きる。したがってキーの押下時間が極めて短く、上記検
出可能期間をわずかに越えるような場合には、第２の遅
延素子ＤＥＬＡＹ２の遅延時間を長くすることは好まし
くない。したがって、このような場合には第２の遅延素
子ＤＥＬＡＹ２の遅延時間は比軸的短くシ、ある、いは
第２の咥延素子を設けなくともよい。
、該キーを掃引することによシセンスアンプ４から出力
信号５ＯＵＴを得ることができる検出可能期間は少なく
とも数十７７１Ｓに達する。したがって、キーマトリク
スＩの掃引周期を、上記検出可能期間よりも蝮い期間で
行なうことにより正常なキーの押下による信号を２回の
キー掃引の各回で得ることができる。捷た、第１のナン
ドゲー）ＮＡＮＤＩの論理条件を得る際には、比較的、
長い遅延時間の後で出力信号を優るようにしているので
誤信号でパルス幅の狭いものは確実に除去することがで
きる。したがってキーの押下時間が極めて短く、上記検
出可能期間をわずかに越えるような場合には、第２の遅
延素子ＤＥＬＡＹ２の遅延時間を長くすることは好まし
くない。したがって、このような場合には第２の遅延素
子ＤＥＬＡＹ２の遅延時間は比軸的短くシ、ある、いは
第２の咥延素子を設けなくともよい。
なお本発明は上記実施例に限定声れるものではなく、た
とえば１回目の検知信号Ｄ＝ＯＵＴを得られた後に、所
定の遅延時間を経過して再び同一の行、列を掃引して２
回目の検知信号り−ＯＵＴを得るようにしてもよい。ま
たこの場合、１回目の検知信号Ｄ−ＯＵＴを得られたな
らばＣＰＵ７に対して割り込み動作を行なうようにして
もよい。
とえば１回目の検知信号Ｄ＝ＯＵＴを得られた後に、所
定の遅延時間を経過して再び同一の行、列を掃引して２
回目の検知信号り−ＯＵＴを得るようにしてもよい。ま
たこの場合、１回目の検知信号Ｄ−ＯＵＴを得られたな
らばＣＰＵ７に対して割り込み動作を行なうようにして
もよい。
−またキー押下の検出を確実に行なうだめに各キーに対
して一定間隔で２回ずっ掃引を行なって、それぞれに対
して出力信号を得られたときに検知信号を出力するよう
にしてもよい。
して一定間隔で２回ずっ掃引を行なって、それぞれに対
して出力信号を得られたときに検知信号を出力するよう
にしてもよい。
また上記実施レリでは、第１のナントゲートＮＡＮＤＩ
の出力信号を所定時間遅延して帰還信号ＦＢを出力する
こと、および第２のナンドゲ−トＮＡ、ＮＤ２の出力に
応動して押下さｈたギーの行、列に対応するキャラクタ
をコード化したデータ信号の出力、ラインドライバー回
路２、マルチプレクサ−３の制御等をＣＰＵ７を用いて
ソフトウェアで行なうよってしている。しかしながらＣ
ＰＵ７を用いずに論理回路を組み合せてこれらを実施し
てもよい。／ことえば帰還信号ＦＢを１斗るためには遅
延回１烙を用い−Ｃもよ（ハ。
の出力信号を所定時間遅延して帰還信号ＦＢを出力する
こと、および第２のナンドゲ−トＮＡ、ＮＤ２の出力に
応動して押下さｈたギーの行、列に対応するキャラクタ
をコード化したデータ信号の出力、ラインドライバー回
路２、マルチプレクサ−３の制御等をＣＰＵ７を用いて
ソフトウェアで行なうよってしている。しかしながらＣ
ＰＵ７を用いずに論理回路を組み合せてこれらを実施し
てもよい。／ことえば帰還信号ＦＢを１斗るためには遅
延回１烙を用い−Ｃもよ（ハ。
また、データ信号の出力１ｔよキーマトリクスの行、列
のユ；４沢に同１男し、かつ第２のナンドゲ−１・ＮＡ
ＮＤ２の論理出力１て応動して予めコード化したデータ
信号を出力する出力回路を設ければよい。さらにライン
ドライバー回路２、マルチプレクサ−３は複数ビットの
バイナリ−カウンタを用い各ピットのカウント値を並ケ
リに出力するようにしてもよい。さらシて上記実施例は
センスアンプの出力のサンプリングを２回、行なうよう
に１７ているが、このサンプリング！肋作を３回以上任
意の回数性なってもよい。
のユ；４沢に同１男し、かつ第２のナンドゲ−１・ＮＡ
ＮＤ２の論理出力１て応動して予めコード化したデータ
信号を出力する出力回路を設ければよい。さらにライン
ドライバー回路２、マルチプレクサ−３は複数ビットの
バイナリ−カウンタを用い各ピットのカウント値を並ケ
リに出力するようにしてもよい。さらシて上記実施例は
センスアンプの出力のサンプリングを２回、行なうよう
に１７ているが、このサンプリング！肋作を３回以上任
意の回数性なってもよい。
以上のように本発明によれば、キャパシティブスインチ
を用いた場合にもイｒ（ｆｉ実にキー押下を検出でき、
しかも誘導、ノイズ等によって生じる誤１言号を疵実に
除去することができるキャパシティブキーボードを提供
することができる。
を用いた場合にもイｒ（ｆｉ実にキー押下を検出でき、
しかも誘導、ノイズ等によって生じる誤１言号を疵実に
除去することができるキャパシティブキーボードを提供
することができる。
袴１ｒｉ Ｎ：本発明の一実施し１を示すブロック図、
第２１図は上記実施［Ｚｌｌの信号処理回路の一列を示
すブロック図、第３図は上記実施例の動作を説明するタ
イムチャートである。 １・・・キーマトリクス、２・・・ラインドライバー回
１烙、ｓ・・・マルチプレクサ−１４・・・センスアン
プ、５・・・信号処理回路、６・・・Ｉ１０ポート、７
・・・ＣＰＵ０
第２１図は上記実施［Ｚｌｌの信号処理回路の一列を示
すブロック図、第３図は上記実施例の動作を説明するタ
イムチャートである。 １・・・キーマトリクス、２・・・ラインドライバー回
１烙、ｓ・・・マルチプレクサ−１４・・・センスアン
プ、５・・・信号処理回路、６・・・Ｉ１０ポート、７
・・・ＣＰＵ０
Claims (1)
- ＋ＬｄＯ行および列で構成したマトリクスの交点にキャ
パシティプスインチを設はキーマトリクスの行および列
の一方を１駆動信号で掃引し他方で検出した静′亀容量
の変化をセンスアンプへ与えて′重圧信号に変換しこの
出力信号によってマトリクス上の押下されたキーを判定
して対応するデータ伯母を出力するものにおいて、上記
センスアンプの出力信号とこの出力信号を所定時間遅延
した信号との論理積を感知信号として出力する第１の論
理回路と、この感知信号を予め定めた時間だけ遅延して
帰衛信号として与えられこの帰ＨＭ号と上記センスアン
プの出力信号との論理積を得る第２の論理回路とを具備
し、第２の論理回路の出力によってデータ１ｕ号を出力
することを特徴とするキャパシティブキーボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175908A JPS5965348A (ja) | 1982-10-06 | 1982-10-06 | キヤパシテイブキ−ボ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175908A JPS5965348A (ja) | 1982-10-06 | 1982-10-06 | キヤパシテイブキ−ボ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5965348A true JPS5965348A (ja) | 1984-04-13 |
| JPH0315853B2 JPH0315853B2 (ja) | 1991-03-04 |
Family
ID=16004336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175908A Granted JPS5965348A (ja) | 1982-10-06 | 1982-10-06 | キヤパシテイブキ−ボ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5965348A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61260317A (ja) * | 1985-05-15 | 1986-11-18 | Oki Electric Ind Co Ltd | 静電容量型キ−ボ−ドの制御方式 |
| US5101429A (en) * | 1989-04-24 | 1992-03-31 | U.S. Philips Corporation | Electronic telephone set |
| KR100799194B1 (ko) | 2006-12-28 | 2008-01-29 | 삼성전자주식회사 | 전자 기기에서 키 입력 장치 |
| JP2012182781A (ja) * | 2011-02-08 | 2012-09-20 | Rohm Co Ltd | 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549732A (en) * | 1978-10-04 | 1980-04-10 | Fujitsu Ltd | Electrostatic capacity type keyboard |
-
1982
- 1982-10-06 JP JP57175908A patent/JPS5965348A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549732A (en) * | 1978-10-04 | 1980-04-10 | Fujitsu Ltd | Electrostatic capacity type keyboard |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61260317A (ja) * | 1985-05-15 | 1986-11-18 | Oki Electric Ind Co Ltd | 静電容量型キ−ボ−ドの制御方式 |
| JPH0731570B2 (ja) * | 1985-05-15 | 1995-04-10 | 沖電気工業株式会社 | 静電容量型キ−ボ−ドの制御方式 |
| US5101429A (en) * | 1989-04-24 | 1992-03-31 | U.S. Philips Corporation | Electronic telephone set |
| KR100799194B1 (ko) | 2006-12-28 | 2008-01-29 | 삼성전자주식회사 | 전자 기기에서 키 입력 장치 |
| JP2012182781A (ja) * | 2011-02-08 | 2012-09-20 | Rohm Co Ltd | 容量電圧変換回路、それを用いた入力装置、電子機器、ならびに容量電圧変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315853B2 (ja) | 1991-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07109572B2 (ja) | キャパシティブキ−ボ−ド | |
| US4323888A (en) | Keyboard system with variable automatic repeat capability | |
| GB1562714A (en) | Electronic keyboard circuit | |
| CN1746824B (zh) | 确定下按键的方法、装置、和系统 | |
| JPS5965348A (ja) | キヤパシテイブキ−ボ−ド | |
| JPH0119179B2 (ja) | ||
| US6831630B2 (en) | Key input device having Braille input function | |
| US4607251A (en) | Matrix switch apparatus including pull-up resistors for sense lines | |
| JPH0640462B2 (ja) | キーボード入力回路 | |
| US4430644A (en) | Encoding apparatus having an acoustic member with mirror-image tabs | |
| JPH0258645B2 (ja) | ||
| JP2631002B2 (ja) | キャパシティブキーボード | |
| JP2568544B2 (ja) | キ−入力処理装置 | |
| JPS5549732A (en) | Electrostatic capacity type keyboard | |
| JPS5812252Y2 (ja) | キ−ノ ２ ジユウウチケンシユツカイロ | |
| JP2733485B2 (ja) | キー入力装置 | |
| JPH0667795A (ja) | タッチ式入力装置の入力判定方法 | |
| JPH0137765B2 (ja) | ||
| JPS63188217A (ja) | キ−・スキヤンニング回路 | |
| JPH0511326B2 (ja) | ||
| JP2646118B2 (ja) | キャパシティブキーボード | |
| JPS6224315A (ja) | キ−ボ−ド | |
| JPS59178533A (ja) | キ−ボ−ド式入力装置 | |
| TW202301090A (zh) | 觸控設備及其觸控面板 | |
| JPH087658B2 (ja) | キ−入力処理装置 |