JPS5964907A - インピ−ダンス切換回路 - Google Patents
インピ−ダンス切換回路Info
- Publication number
- JPS5964907A JPS5964907A JP17493982A JP17493982A JPS5964907A JP S5964907 A JPS5964907 A JP S5964907A JP 17493982 A JP17493982 A JP 17493982A JP 17493982 A JP17493982 A JP 17493982A JP S5964907 A JPS5964907 A JP S5964907A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit
- terminal
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインピーダンス切換回路に係り、畠インピーダ
ンスの端子に切換信号により開閉成されるアンプの入力
側を接続し、アンプの出力側にインピーダンス素子を接
続し、もって電圧損失が少なく、ＩＣ化し易いインピー
ダンス切換回路を提供することを目的とづる。
ンスの端子に切換信号により開閉成されるアンプの入力
側を接続し、アンプの出力側にインピーダンス素子を接
続し、もって電圧損失が少なく、ＩＣ化し易いインピー
ダンス切換回路を提供することを目的とづる。
第１図は従来のインピーダンス切換回路の一例の回路図
を示す。このものはノイズリダクシ玉１ン回路に用いら
れる非線形平滑回路の−ｒシン。−ダンスを切換えるも
のである。
を示す。このものはノイズリダクシ玉１ン回路に用いら
れる非線形平滑回路の−ｒシン。−ダンスを切換えるも
のである。
同図において、端子１からの切換信号によって−トラン
ジスタＱ＋ 、Ｑ２がオンの時、入力端子２゜出力端子
３間にコンデンサＣ＋ 、Ｃ２とコンチンｖＣ３，Ｃ４
とが並列に接続され、この回路の」ンデンサＣ＋ 、Ｃ
２の並列値及びコンデンサ゛Ｃ３，７Ｃ４の並列値及び
抵抗Ｒ＋ 、Ｒ２、Ｒ３によつ−（決定される口、７定
数により積分動作（低速動作）を行なう。一方、トラン
ジスタＱ＋ 、Ｑ２がオフの１１４、入力端子２．出力
端子３間に接続されている上記、ｊンデンリ及び抵抗の
うち］ンデンυＧ＋ 。
ジスタＱ＋ 、Ｑ２がオンの時、入力端子２゜出力端子
３間にコンデンサＣ＋ 、Ｃ２とコンチンｖＣ３，Ｃ４
とが並列に接続され、この回路の」ンデンサＣ＋ 、Ｃ
２の並列値及びコンデンサ゛Ｃ３，７Ｃ４の並列値及び
抵抗Ｒ＋ 、Ｒ２、Ｒ３によつ−（決定される口、７定
数により積分動作（低速動作）を行なう。一方、トラン
ジスタＱ＋ 、Ｑ２がオフの１１４、入力端子２．出力
端子３間に接続されている上記、ｊンデンリ及び抵抗の
うち］ンデンυＧ＋ 。
０３／Ｊ′Ｘ切ＩＩ’、ＩＩさ４１、この回路は」ンデ
ンリｃ２゜Ｃ、＋及び抵抗１’＜＋ 、Ｒ２、Ｒ３によ
って決定されるＯ・ｉ定数に切換えられる。この時、こ
の回路は上記時定数により高速動作を行なう。
ンリｃ２゜Ｃ、＋及び抵抗１’＜＋ 、Ｒ２、Ｒ３によ
って決定されるＯ・ｉ定数に切換えられる。この時、こ
の回路は上記時定数により高速動作を行なう。
然るにこの従来回路は、１ｃ外部４に外付はコンデンリ
（Ｃ＋〜Ｃ４）及び抵抗（Ｒ＋ 、Ｒ２）を多く必要ど
じ、Ｉ Ｃピン数を多く必要とゴる欠点があった。
（Ｃ＋〜Ｃ４）及び抵抗（Ｒ＋ 、Ｒ２）を多く必要ど
じ、Ｉ Ｃピン数を多く必要とゴる欠点があった。
第２図は第１図示の回路の欠点を除去するために１１？
案されｌこ従来回路の池の例の回路図を示す。
案されｌこ従来回路の池の例の回路図を示す。
この乙のＬＪ、 Ｉ Ｃ外部１に外付（ノコンデンリを
少なくして二］ンデンリＣ５、Ｃ６だ１ノとし、１ｃ内
部りに抵抗を設（）だものである。
少なくして二］ンデンリＣ５、Ｃ６だ１ノとし、１ｃ内
部りに抵抗を設（）だものである。
同図におい−Ｃ１連動のスイッチング素子（１ヘランシ
スタ０３〜Ｑ５ ）がメンの時、入力端子２、出力端子
３間にインピータンス素子６及び７の並列接続回路、イ
ンピーダンス素子８及び０の並列接続回路、インピーダ
ンス素子１０ａ及び１０ｂよりなる並列接続回路が接続
され、この回路はこの時定数にＪ：り高速動作を行なう
。−力、１〜ランジスタＱ３〜Ｑ５がオフの時、入力端
子２、出力端子３間に接続されている上記インピーダン
ス素子のうちインピーダンス素子７，９及びインビータ
ンス素子１０ａ 、 １０１Ｊの一方の抵抗が切１履１
され、この時定数により低速動作を行なう。
スタ０３〜Ｑ５ ）がメンの時、入力端子２、出力端子
３間にインピータンス素子６及び７の並列接続回路、イ
ンピーダンス素子８及び０の並列接続回路、インピーダ
ンス素子１０ａ及び１０ｂよりなる並列接続回路が接続
され、この回路はこの時定数にＪ：り高速動作を行なう
。−力、１〜ランジスタＱ３〜Ｑ５がオフの時、入力端
子２、出力端子３間に接続されている上記インピーダン
ス素子のうちインピーダンス素子７，９及びインビータ
ンス素子１０ａ 、 １０１Ｊの一方の抵抗が切１履１
され、この時定数により低速動作を行なう。
然るにこのものは、１−ランジスタＱ３ 、Ｑ４はその
一方の端子が低インピーダンスの点く入力端子、アース
端子）に接続されているので一般のバイポーラ１〜ラン
ジスタを用い得るが、１〜ランジスタＱ５はその両方の
端子が高インピータンスの点に接続されているために一
般のバイポーラ１〜ランジスタを用い得ず、１ヘランジ
スタＱ５には一般に入力インピーダンスの高い「Ｅ−「
を用いる必要がある。このために回路全体をバイポーラ
プロレスで描成しにくく、ＩＣ化しにくい欠点かあった
。
一方の端子が低インピーダンスの点く入力端子、アース
端子）に接続されているので一般のバイポーラ１〜ラン
ジスタを用い得るが、１〜ランジスタＱ５はその両方の
端子が高インピータンスの点に接続されているために一
般のバイポーラ１〜ランジスタを用い得ず、１ヘランジ
スタＱ５には一般に入力インピーダンスの高い「Ｅ−「
を用いる必要がある。このために回路全体をバイポーラ
プロレスで描成しにくく、ＩＣ化しにくい欠点かあった
。
本発明は上記欠点を除去したものであり、第３図以１ζ
どＪＬ Ｉ（での一実施例について説明する。
どＪＬ Ｉ（での一実施例について説明する。
第３図（ｊ、本発明になるインピーダンス切換回路の一
実施例の回路図を示し、同図中、第２図と同一構成部分
には同一番号、同一符号を付づ。第３図示の回路は、第
２図示の一点鎖線で囲んだインピーダンス素子９及びト
ランジスタＱｓＪ：りなる回路△の代りに破線で承り回
路Ｂを用いる。この回路Ｂは、入力側から順にインピー
ダンス素子１゛１、アンプ１２の出力端子を接続したも
のと、入力側か１う順に〕′シブ１３の入力端子、出力
端子、インビータンス素子１４を直列に接続したものと
を並列に接続してなる。−ｒンピーダンス素了１１゜１
４は共に第２図示のインピーダンス素子９と等しい特１
１をもつ。
実施例の回路図を示し、同図中、第２図と同一構成部分
には同一番号、同一符号を付づ。第３図示の回路は、第
２図示の一点鎖線で囲んだインピーダンス素子９及びト
ランジスタＱｓＪ：りなる回路△の代りに破線で承り回
路Ｂを用いる。この回路Ｂは、入力側から順にインピー
ダンス素子１゛１、アンプ１２の出力端子を接続したも
のと、入力側か１う順に〕′シブ１３の入力端子、出力
端子、インビータンス素子１４を直列に接続したものと
を並列に接続してなる。−ｒンピーダンス素了１１゜１
４は共に第２図示のインピーダンス素子９と等しい特１
１をもつ。
１ンブ１２．’＋３．ＩヘランジスタＱ３ 、Ｑ４はＱ
％ｉ了１からの切＃（言回によってメン１、オフさｆし
る。アンプ１２．１３は共に人力インピータンスが無限
大Ｃかつメン時には１倍の利得を持ち、出力インピータ
ンスが零としで動作し、オフ時に（よ利１ｑが零でＩ′
：ｆｌ出力インピーダンスとして動作づるものである。
％ｉ了１からの切＃（言回によってメン１、オフさｆし
る。アンプ１２．１３は共に人力インピータンスが無限
大Ｃかつメン時には１倍の利得を持ち、出力インピータ
ンスが零としで動作し、オフ時に（よ利１ｑが零でＩ′
：ｆｌ出力インピーダンスとして動作づるものである。
その他の構成は第２図示の回路と同じである。
本実施例【、１、アンプ１２．１３が刺ンＩＩ、冒こ１
倍の利得で、かつ、高入力インピーダンス及び低出力イ
ンピータンスになることを利用している。即ら、第３図
示の回路Ｂに示づ如く、入力端子及び出力端子が高イン
ピーダンスの場合、スイッチング素子どして１−ランジ
スタを用いずに回路のインピーダンス切換えを行なうに
は、回路Ｂの入力端子及び出力端子にアンプの入力端子
を接続し、アンプの出力端子にインピーダンス素子を接
続する。
倍の利得で、かつ、高入力インピーダンス及び低出力イ
ンピータンスになることを利用している。即ら、第３図
示の回路Ｂに示づ如く、入力端子及び出力端子が高イン
ピーダンスの場合、スイッチング素子どして１−ランジ
スタを用いずに回路のインピーダンス切換えを行なうに
は、回路Ｂの入力端子及び出力端子にアンプの入力端子
を接続し、アンプの出力端子にインピーダンス素子を接
続する。
第３図において、アンプ１２．１３のメン時は第２図示
のトランジスタＱ５のメン時に相当し、高速動作となり
、一方、アンプ１２．１３のオフ時は第２図示の１〜ラ
ンシスタＱ５のオフ前に相当し、低速動作となる。
のトランジスタＱ５のメン時に相当し、高速動作となり
、一方、アンプ１２．１３のオフ時は第２図示の１〜ラ
ンシスタＱ５のオフ前に相当し、低速動作となる。
ここで、本実施例回路は、第２図示の回路△の代りに回
路Ｂを構成したものであるから、以下、これらが等価で
あることを説明りる。
路Ｂを構成したものであるから、以下、これらが等価で
あることを説明りる。
第１図（△）は第２図示の回路△の等価回路を示す。第
４図（Δ）中、１５は線形又は非線形のインピーダンス
素子で、その特性は第２図中インピーダンス素子９の特
性と同じである。１６はスイッチング素子である。いま
、インビータンス素子１５に流れる電流をｉ、ここに印
加される電圧をｖ 、ｎ、ｉ間を１、インピーダンス素
子１５のアドミタンスをＶ 、−（ンビーダンス素子１
５の特性をｉ ＝ｙ（ｖ、ｔ） （
１）にて表わし得る特性とする。
４図（Δ）中、１５は線形又は非線形のインピーダンス
素子で、その特性は第２図中インピーダンス素子９の特
性と同じである。１６はスイッチング素子である。いま
、インビータンス素子１５に流れる電流をｉ、ここに印
加される電圧をｖ 、ｎ、ｉ間を１、インピーダンス素
子１５のアドミタンスをＶ 、−（ンビーダンス素子１
５の特性をｉ ＝ｙ（ｖ、ｔ） （
１）にて表わし得る特性とする。
ここで、端子１７．１８に人々電圧ｖｉａ。
Ｖ２ａを印加した時、端子１７からインピーダンス素子
１５方向へ流れる電流をｉ＋ａ、端子１８から回路へ流
れ込む電流を１２ａとすると、スイッチング素子１Ｇが
オンの時、電流ｉ１ａ。
１５方向へ流れる電流をｉ＋ａ、端子１８から回路へ流
れ込む電流を１２ａとすると、スイッチング素子１Ｇが
オンの時、電流ｉ１ａ。
ｉ２ａは、
ｉ＋ａ＝ｙ （ｖｉａ−ｖ、、ａ、ｔ） （２）
１２ａ＝ Ｖ （Ｖ＋ａ−Ｖ２ａ、ｊ）−一−ｉ
１ ａ （３）となる。又、スイ
ッチング素子１６がオフの時、電流！１ａ、！７ｉ３は
、 ｉ＋ａ ＝ｉ２ａ ＝ｏ
（４）となる。
１２ａ＝ Ｖ （Ｖ＋ａ−Ｖ２ａ、ｊ）−一−ｉ
１ ａ （３）となる。又、スイ
ッチング素子１６がオフの時、電流！１ａ、！７ｉ３は
、 ｉ＋ａ ＝ｉ２ａ ＝ｏ
（４）となる。
第４図り１３）は第３図示の回路Ｂの等価回路を示す。
第４図（Ｂ）中、１９．２０は線形又は非線形のインピ
ーダンス素子で、ぞの特ｆ［は人々第３図中インピーダ
ンス素子１４及び１１の特性ど同じである。
ーダンス素子で、ぞの特ｆ［は人々第３図中インピーダ
ンス素子１４及び１１の特性ど同じである。
端子２３．２４に夫々電圧Ｖ ＋ ｌ） 、 Ｖ ２
ｂを印加した時、端子２３から回路に流れ込む電流を１
１１１、端子２４から回路に流れ込む電流を１２ｂ、ア
ンプ１３とインピーダンス素子１９との接続点の電圧を
Ｖ ３１＋ 、インビータンス素子２０とアンプ１２と
の接続点の電圧をｖ４ｂ、インピーダンス素子１９．２
０の特性を前記（１）式で表わし得るものとすると、ア
ンプ１２．１３がΔンの時、電流ｉＩｂは、ｖ、、ｂ
＝Ｖ、ｌ１３故、ｉ＋ｂ＝Ｖ＝（Ｖ＋ｂ−ｖ２ｂ、ｔ）
（５）となり、電流＋ ２ ｂ Ｌ；ｔ、Ｖｌ＋３
＝ｖ３ｂ故、１２ｂ＝−Ｖ （ｖｌｂ Ｖ２１）、
ｊ）＝−ｉ＋ｂ （６）となる、
又、アンプ１２．１３がオフの時、電流ｉ ＋ ｂ 、
ｉ ２１）は、 ｒ ＋ ｌ＋−ｉ ２１１ ・＝ Ｏ（７）となる。
ｂを印加した時、端子２３から回路に流れ込む電流を１
１１１、端子２４から回路に流れ込む電流を１２ｂ、ア
ンプ１３とインピーダンス素子１９との接続点の電圧を
Ｖ ３１＋ 、インビータンス素子２０とアンプ１２と
の接続点の電圧をｖ４ｂ、インピーダンス素子１９．２
０の特性を前記（１）式で表わし得るものとすると、ア
ンプ１２．１３がΔンの時、電流ｉＩｂは、ｖ、、ｂ
＝Ｖ、ｌ１３故、ｉ＋ｂ＝Ｖ＝（Ｖ＋ｂ−ｖ２ｂ、ｔ）
（５）となり、電流＋ ２ ｂ Ｌ；ｔ、Ｖｌ＋３
＝ｖ３ｂ故、１２ｂ＝−Ｖ （ｖｌｂ Ｖ２１）、
ｊ）＝−ｉ＋ｂ （６）となる、
又、アンプ１２．１３がオフの時、電流ｉ ＋ ｂ 、
ｉ ２１）は、 ｒ ＋ ｌ＋−ｉ ２１１ ・＝ Ｏ（７）となる。
従って、スイッチング素子或いはアンプの３２時におい
（、（２）式及び（５）式により、ｉ １ ａ ＝ ｉ
１ ｂ （８）となり、（３
式及び６）式より、 ｉ ２ ａ ＝−ｉ 、ｌ＋
（９）となり、スイッチング素ｒ或いはアンプのオフ
時において、（４）式及び（７）式Ｊ：す、ｉ １ａ
＝ｉ ２ａ ＝ｉ （ｂ＝ｉ ２ｂ＝ｏ （１０）ど
なる。」、記（ε３）弐〜（１０）式より、第２図示の
回路△と第３図示の回路Ｂとは等価であることがわかる
。
（、（２）式及び（５）式により、ｉ １ ａ ＝ ｉ
１ ｂ （８）となり、（３
式及び６）式より、 ｉ ２ ａ ＝−ｉ 、ｌ＋
（９）となり、スイッチング素ｒ或いはアンプのオフ
時において、（４）式及び（７）式Ｊ：す、ｉ １ａ
＝ｉ ２ａ ＝ｉ （ｂ＝ｉ ２ｂ＝ｏ （１０）ど
なる。」、記（ε３）弐〜（１０）式より、第２図示の
回路△と第３図示の回路Ｂとは等価であることがわかる
。
なお、回路Ｂには、アンプ１２．１３の出力側にｉ−ラ
ンジスタ等のスイッチング素子を接続していないので、
この１〜ランジスタのオンによる電圧Ｉｎ失を生しるこ
と（よない。
ンジスタ等のスイッチング素子を接続していないので、
この１〜ランジスタのオンによる電圧Ｉｎ失を生しるこ
と（よない。
一１述の如く、木光明になるインピーダンス切換回路は
、入力端子にその入力側を接続され、切換信号によるオ
ン時１倍の利１ｑを持Ｉ−）高人力インピーダンス及び
低出力インピーダンスとして動作し、オフ時利得が零で
高出力インピーダンスとしく動作°づる第１の増幅器と
、第１の増幅器の出力側に一方の端子を接続され他方の
端子を出力端子に接続された線形又は非線形の第１のイ
ンビータンス素子と、出力端子にその入力側を接続され
第１の増幅器と同じ特？！１を持つ第２の増幅器と、第
２の増幅器の出力側に一方の端子を接続され他方の端子
を入力端子に接続され第１のインピーダンス素子の特性
と等しい特性を持つ第２のインピーダンス素子とより構
成したため、アンプのパノＪ側を高インピーダンスの入
力端子及び出力端子に接続し得、アンプの出力側にスイ
ッチング素子を接続しないでもインピーダンス切換えで
き、しかも、電圧損失を生じることはなく、両端子が高
インピーダンスのために一般に入力インピーダンスの昌
いＦＥＴを用いなければならなかった従来回路に比して
回路を簡単に構成し得、Ｉｃ化し易く、又、線形インピ
ーダンス及び非線形インピーダンスの両方のインピータ
ンスの切換回路に適用し１ｑる等の特長を右する。
、入力端子にその入力側を接続され、切換信号によるオ
ン時１倍の利１ｑを持Ｉ−）高人力インピーダンス及び
低出力インピーダンスとして動作し、オフ時利得が零で
高出力インピーダンスとしく動作°づる第１の増幅器と
、第１の増幅器の出力側に一方の端子を接続され他方の
端子を出力端子に接続された線形又は非線形の第１のイ
ンビータンス素子と、出力端子にその入力側を接続され
第１の増幅器と同じ特？！１を持つ第２の増幅器と、第
２の増幅器の出力側に一方の端子を接続され他方の端子
を入力端子に接続され第１のインピーダンス素子の特性
と等しい特性を持つ第２のインピーダンス素子とより構
成したため、アンプのパノＪ側を高インピーダンスの入
力端子及び出力端子に接続し得、アンプの出力側にスイ
ッチング素子を接続しないでもインピーダンス切換えで
き、しかも、電圧損失を生じることはなく、両端子が高
インピーダンスのために一般に入力インピーダンスの昌
いＦＥＴを用いなければならなかった従来回路に比して
回路を簡単に構成し得、Ｉｃ化し易く、又、線形インピ
ーダンス及び非線形インピーダンスの両方のインピータ
ンスの切換回路に適用し１ｑる等の特長を右する。
第１図及び第２図は従来回路の各側の回路図、第５３図
は本発明回路の一実施例の回路図、第４図（Ａ）、（Ｂ
）は大々第２図示の回路の要部及び第３図示の回路の要
部の等価回路図である。 １・・・切換信号入力端子、２・・・入力端子、３・・
・出力端子、６〜・８．１０ａ 、 １０１＋ 、 １
１．１４．１５゜１９．２０・・・−ｒンビーダンス素
子、１２．１３・・・アンプ、（１）３．Ｑ、ｌ・・・
トランジスタ。
は本発明回路の一実施例の回路図、第４図（Ａ）、（Ｂ
）は大々第２図示の回路の要部及び第３図示の回路の要
部の等価回路図である。 １・・・切換信号入力端子、２・・・入力端子、３・・
・出力端子、６〜・８．１０ａ 、 １０１＋ 、 １
１．１４．１５゜１９．２０・・・−ｒンビーダンス素
子、１２．１３・・・アンプ、（１）３．Ｑ、ｌ・・・
トランジスタ。
Claims (1)
- 入力端子、出力端子間にインピーダンス素子及び切換信
号により開閉成される回路を接続され、該回路の開閉成
により該入力端子、出力端子間のインピーダンス値を切
換えるインピーダンス切換回路にｄ３いて、該入力端子
にその入力側を接続され、該切換信号によるＡン時１倍
の利得を持ちかつ高人力インピーダンス及び低ＩＢカイ
ンピーダンスとして動作し、オフ時利得が零で品出ツノ
インピーダンスどしＴ ｆ、！Ｉ作づる第１の増幅器と
、該第１の増幅器の出力側に一方の端子を接続され他方
の端子を該出力端子に接続された線形又は非線形の第１
のインピーダンス素子と、該出力端子にその入力側を接
続され該第１の増幅器と同じ特性を持つ第２の増幅器と
、該第２の増幅器の出力側に一方の端子を接続され他方
の端子を該入力端子に接続され該第１のインピーダンス
素子の特性と等しい特性を持つ第２のインピーダンス素
子とまり搭成してなることを特徴とするインピーダンス
切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17493982A JPS5964907A (ja) | 1982-10-05 | 1982-10-05 | インピ−ダンス切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17493982A JPS5964907A (ja) | 1982-10-05 | 1982-10-05 | インピ−ダンス切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5964907A true JPS5964907A (ja) | 1984-04-13 |
Family
ID=15987364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17493982A Pending JPS5964907A (ja) | 1982-10-05 | 1982-10-05 | インピ−ダンス切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5964907A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0376024A2 (de) * | 1988-12-30 | 1990-07-04 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Korrektur von Bauteiltoleranzen bei der Verarbeitung von Signalen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5564420A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
-
1982
- 1982-10-05 JP JP17493982A patent/JPS5964907A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5564420A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0376024A2 (de) * | 1988-12-30 | 1990-07-04 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Korrektur von Bauteiltoleranzen bei der Verarbeitung von Signalen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147520A (en) | Integrated circuit having controlled impedance | |
| JPS61232708A (ja) | 平衡型差動増幅器 | |
| EP0711033B1 (en) | An operational amplifier which can be switched to different configurations | |
| JPS5964907A (ja) | インピ−ダンス切換回路 | |
| JP3284015B2 (ja) | 半導体集積回路 | |
| JPH0155769B2 (ja) | ||
| JP2002118443A (ja) | フィルタ回路 | |
| JPH04213211A (ja) | 電圧に制御される抵抗をもった回路 | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| JPH0834391B2 (ja) | 演算増幅回路 | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
| JPH0313005A (ja) | 多利得増幅器 | |
| JP2003133907A (ja) | 等価インダクタ回路 | |
| JPH06101650B2 (ja) | 半導体集積回路装置 | |
| JPS5964906A (ja) | インピ−ダンス切換回路 | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 | |
| SU807481A1 (ru) | Дробный фильтр нижних частотТРЕТьЕгО пОР дКА | |
| JP2002252553A (ja) | 半導体装置の駆動回路および半導体装置 | |
| JPH0374534B2 (ja) | ||
| JPS5919486B2 (ja) | シユミツト回路 | |
| JPH06125231A (ja) | 差動入出力バッファ回路 | |
| JPH02143709A (ja) | センサ回路装置 | |
| JPS62293808A (ja) | 対数ｉｆ増幅回路 | |
| JPS63299518A (ja) | ２値−３値変換回路 |