JPS5964906A - インピ−ダンス切換回路 - Google Patents
インピ−ダンス切換回路Info
- Publication number
- JPS5964906A JPS5964906A JP17493882A JP17493882A JPS5964906A JP S5964906 A JPS5964906 A JP S5964906A JP 17493882 A JP17493882 A JP 17493882A JP 17493882 A JP17493882 A JP 17493882A JP S5964906 A JPS5964906 A JP S5964906A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- impedance
- circuit
- amplifier
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインピーダンス切換回路に係り、高インピーダ
ンスの端子にアンプの入力側を接続し、アンプの出力側
にスイッチング素子及びインピーダンス素子を接続し、
もってインピーダンスを切換えるI、:めのスイッチン
グ素子に一般のバイポーラトランジスタを用い得、IC
化し易いインピーダンス切換回路を提供することを目的
とJる。
ンスの端子にアンプの入力側を接続し、アンプの出力側
にスイッチング素子及びインピーダンス素子を接続し、
もってインピーダンスを切換えるI、:めのスイッチン
グ素子に一般のバイポーラトランジスタを用い得、IC
化し易いインピーダンス切換回路を提供することを目的
とJる。
第1図は従来のインピーダンス切換回路の一例の回路図
を示す。このものはノイズリダクション回路に用いられ
る非線形平滑回路のインピーダンスを切換えるものであ
る。
を示す。このものはノイズリダクション回路に用いられ
る非線形平滑回路のインピーダンスを切換えるものであ
る。
同図において、端子1からの切換信号によってトランジ
スタQ+ 、Q2がAンの時、入力端子2゜出力端子3
間にコンデンサC+ 、C2どコンデンサC3、C4と
が並列に接続され、この回路の11ンデンリ(、+ 、
C2の並列値及びコンデンサC3゜C4の並列値及び抵
抗R+ 、R2、R3によって決定される時定数により
積分動作(低速動作)をLJなう。一方、トランジスタ
Q+ 、C2がオフの時、入力端子2.出力端子3間に
接続されている、1−記コンフ゛ンV及び抵抗のうちコ
ンデンサC+。
スタQ+ 、Q2がAンの時、入力端子2゜出力端子3
間にコンデンサC+ 、C2どコンデンサC3、C4と
が並列に接続され、この回路の11ンデンリ(、+ 、
C2の並列値及びコンデンサC3゜C4の並列値及び抵
抗R+ 、R2、R3によって決定される時定数により
積分動作(低速動作)をLJなう。一方、トランジスタ
Q+ 、C2がオフの時、入力端子2.出力端子3間に
接続されている、1−記コンフ゛ンV及び抵抗のうちコ
ンデンサC+。
C3が切離され、この回路はコンデンサC2゜C4及び
抵抗R+ 、R2,’R3によって決定されるt+ty
定数に切換えられる。この時、この回路は上記時定数に
より高速動作を行なう。
抵抗R+ 、R2,’R3によって決定されるt+ty
定数に切換えられる。この時、この回路は上記時定数に
より高速動作を行なう。
然るにこの従来回路は、1c外部4に外付はコンアン’
j (C+ ・−C4)及び抵抗(R+ 、R2)を多
く必要とし、ICピン数を多く必要とする欠員があった
。
j (C+ ・−C4)及び抵抗(R+ 、R2)を多
く必要とし、ICピン数を多く必要とする欠員があった
。
第2図は第1図示の回路の欠点を除去するために提案さ
れ!(従来回路の他の例の回路図を示す。
れ!(従来回路の他の例の回路図を示す。
このbのはIC外部1に外付け]ンデンυを少なくして
」ンデンザC5、C6/eLノとし、1G内部5に抵抗
を設りたものC゛ある。
」ンデンザC5、C6/eLノとし、1G内部5に抵抗
を設りたものC゛ある。
同図において、連動のスイッチング素子(トランジスタ
Q3〜Qs )がオンの時、人ツノ端子2、出力端子3
間にインピータンス素子6及び7の並列接続回路、イン
ピーダンス素子ε3及び9の並列接続回路、インピータ
ンス素子10a及び101) J、りなる並列接続回路
が接続され、この回路はこの時定数により高速動作を行
なう。一方、1〜ランジスタQ3〜Q5がオフの時、入
ノj端子2、出力端子3間に接続されている上記インピ
ーダンス素子のうらインピーダンス素子7,9及びイン
ピータンス素子10a 、 10bの一方の抵抗が切離
され、この時定数により低速動作を行なう。
Q3〜Qs )がオンの時、人ツノ端子2、出力端子3
間にインピータンス素子6及び7の並列接続回路、イン
ピーダンス素子ε3及び9の並列接続回路、インピータ
ンス素子10a及び101) J、りなる並列接続回路
が接続され、この回路はこの時定数により高速動作を行
なう。一方、1〜ランジスタQ3〜Q5がオフの時、入
ノj端子2、出力端子3間に接続されている上記インピ
ーダンス素子のうらインピーダンス素子7,9及びイン
ピータンス素子10a 、 10bの一方の抵抗が切離
され、この時定数により低速動作を行なう。
然るにこのものは、トランジスタQ3 、C4はその−
・方の端子が低インピーダンスの点(入力端子、アース
端子)に接続されているので一般のバー(ポーラ1〜ラ
ンジスタを用い得るが、1〜ランジスタQ5はその両方
の端子が高インピータンスの点に接続されているために
一般のバイポーラ(〜ランジスタを用い得ず、トランジ
スタQ5には一般に入力インピーダンスの高いFFl−
を用いる必要がある。このために回路全体をバイポーラ
プロヒス1” 4M成しにくく、IC化しにくい欠点が
あった。
・方の端子が低インピーダンスの点(入力端子、アース
端子)に接続されているので一般のバー(ポーラ1〜ラ
ンジスタを用い得るが、1〜ランジスタQ5はその両方
の端子が高インピータンスの点に接続されているために
一般のバイポーラ(〜ランジスタを用い得ず、トランジ
スタQ5には一般に入力インピーダンスの高いFFl−
を用いる必要がある。このために回路全体をバイポーラ
プロヒス1” 4M成しにくく、IC化しにくい欠点が
あった。
本発明は上記欠点を除去したものであり、第3図以下と
共にその一実施例について説明する。
共にその一実施例について説明する。
第3図は本発明になるインピーダンス切換回路の一実施
例の回路図を示し、同図中、第2図と同−描成部分には
同一番号、同一符号を付す。第3図示の回路は、第2図
示の一点鎖線で囲/Vだインピーダンス素子9及びトラ
ンジスタQ5よりなる回路への代りに破線で示す回路B
を用いる。この回路BC,L、入力端から順にインピー
ダンス素子11、バイポーラ1〜ランジスタQ6のコレ
クタを直列に接続し、王のエミッタに利得1のアンプ1
2の出〕j端子を接続したちのど、入力側から順に利得
1のアンプ13の入力端子、出力端子、バイポーラl−
ランラスタQ7のコレクタ、エミッタ、インピーダンス
素子14を直列に接続したものとを並列に接続してなる
。インピーダンス素子11゜14 C,L 31;に第
2図示の−rンビーダンス素子9と等しい14i竹をも
つ。1〜ランジスタQs 、C7をオン、オフするた的
の切換信号は1ヘランジスタQ3゜C4の切換信号と同
じであり、これら1ヘランジスタQ3 、C4,Qe
、Qyは連動である。その他の構成は第2図示の回路と
同じである。
例の回路図を示し、同図中、第2図と同−描成部分には
同一番号、同一符号を付す。第3図示の回路は、第2図
示の一点鎖線で囲/Vだインピーダンス素子9及びトラ
ンジスタQ5よりなる回路への代りに破線で示す回路B
を用いる。この回路BC,L、入力端から順にインピー
ダンス素子11、バイポーラ1〜ランジスタQ6のコレ
クタを直列に接続し、王のエミッタに利得1のアンプ1
2の出〕j端子を接続したちのど、入力側から順に利得
1のアンプ13の入力端子、出力端子、バイポーラl−
ランラスタQ7のコレクタ、エミッタ、インピーダンス
素子14を直列に接続したものとを並列に接続してなる
。インピーダンス素子11゜14 C,L 31;に第
2図示の−rンビーダンス素子9と等しい14i竹をも
つ。1〜ランジスタQs 、C7をオン、オフするた的
の切換信号は1ヘランジスタQ3゜C4の切換信号と同
じであり、これら1ヘランジスタQ3 、C4,Qe
、Qyは連動である。その他の構成は第2図示の回路と
同じである。
アンプどしては入力インピーダンスが無限大で、出力イ
ンピーダンスが略零とみなし17るアンプが一般的であ
り、本実施例はこのアンプの性質を利用している。即ち
、第3図示の回路Bの如く入力端子及び出ツノ端子が高
インピーダンスの場合、バイポーラ1〜ランジスタをオ
ン、オフして回路のインピーダンス切換えを行なうには
、回路Bの入力端子及び出力端子にアンプの入力端子を
接続し、アンプの出ノj端子にインピータンス素子を接
続覆る。
ンピーダンスが略零とみなし17るアンプが一般的であ
り、本実施例はこのアンプの性質を利用している。即ち
、第3図示の回路Bの如く入力端子及び出ツノ端子が高
インピーダンスの場合、バイポーラ1〜ランジスタをオ
ン、オフして回路のインピーダンス切換えを行なうには
、回路Bの入力端子及び出力端子にアンプの入力端子を
接続し、アンプの出ノj端子にインピータンス素子を接
続覆る。
第3図において、トランジスタQ6.Q7の22時は第
2図示のトランジスタQ5のオン時に相当し、高速動作
どなり、一方、1−ランジスタQ6 。
2図示のトランジスタQ5のオン時に相当し、高速動作
どなり、一方、1−ランジスタQ6 。
C7のオフ時は第2図示のトランジスタQ5のオフ時に
相当し、低速動作となる。
相当し、低速動作となる。
ここで、本実施例回路は、第2図示の回路△の代りに回
路Bを構成したものであるから、以下、これらが等価で
あることを説明する。
路Bを構成したものであるから、以下、これらが等価で
あることを説明する。
第4図(A)は第2図示の回路Aの等価回路を承り。第
4図(△)中、15は線形又は非線形のインピータンス
素子で、その特性は第2図中インピーダンス素子9の特
性と同じである。16はスイッチング素子である。いま
、インピーダンス素子15に流れる電流を1、ここに印
加される電圧をV、時間を1、−(ンピーダンス素子1
5のアドミタンスをy、インピーダンス素子15の特性
をi=y (v、t) (1)に
て表わし七する特性とする。
4図(△)中、15は線形又は非線形のインピータンス
素子で、その特性は第2図中インピーダンス素子9の特
性と同じである。16はスイッチング素子である。いま
、インピーダンス素子15に流れる電流を1、ここに印
加される電圧をV、時間を1、−(ンピーダンス素子1
5のアドミタンスをy、インピーダンス素子15の特性
をi=y (v、t) (1)に
て表わし七する特性とする。
ここで、端子17.18に夫々電圧vla。
Vzaを印加した時、端子17からインピーダンス素子
15方向へ流れる電流をila、端子18から回路へ流
れ込む電流を12aと゛りると、スイッチング素子16
がオンの時、電流i1a。
15方向へ流れる電流をila、端子18から回路へ流
れ込む電流を12aと゛りると、スイッチング素子16
がオンの時、電流i1a。
12aは、
i+a=V (Via−Vza、L) ■’l2a
= V (Via−v、、a、t)−−i+a
(3)どなる。又、
スイッチング素子16がオフの時、電流i1a、i2a
は、 i+a=i2a=o (A)となる
。
= V (Via−v、、a、t)−−i+a
(3)どなる。又、
スイッチング素子16がオフの時、電流i1a、i2a
は、 i+a=i2a=o (A)となる
。
第4図(B)は第3図示の回路Bの等価回路を示す。第
4図(B)中、19.20は線形又は非線形のインピー
ダンス素子で、その特性は夫々第3図中インピーダンス
素子14及び11の特性ど同じである。21.22は連
動のスイッチング素子である。
4図(B)中、19.20は線形又は非線形のインピー
ダンス素子で、その特性は夫々第3図中インピーダンス
素子14及び11の特性ど同じである。21.22は連
動のスイッチング素子である。
端子23.24に夫々電圧v 、 t+ 、 v 2
b ヲ印加した時、端子23から回路に流れ込む電流を
11b、端子24から回路に流れ込む電流をi2b、ス
イッチング素子21とインピーダンス素子19との接続
点の電圧をv3b、インピータンス素子20とスイッチ
ング素子22どの接続点の電圧をv4b、インピーダン
ス素子19.20の特性を前記(1)式で表わし得るも
のとすると、スイッチング素子21.22がオンの時、
電流t l +1は、v2v−v4b故、 i、b =y (v 1 b −v 2 b、t
) (5)となり、電流12111J、V+b=
V3b故、1 2 b −−−V (Vl+)−V2
b、t )=−i+b
(6)となる。又、スイッチング素子21.22が
オフの時、電流i (b 、 i 21)は、11b=
i、b=O(7) となる。
b ヲ印加した時、端子23から回路に流れ込む電流を
11b、端子24から回路に流れ込む電流をi2b、ス
イッチング素子21とインピーダンス素子19との接続
点の電圧をv3b、インピータンス素子20とスイッチ
ング素子22どの接続点の電圧をv4b、インピーダン
ス素子19.20の特性を前記(1)式で表わし得るも
のとすると、スイッチング素子21.22がオンの時、
電流t l +1は、v2v−v4b故、 i、b =y (v 1 b −v 2 b、t
) (5)となり、電流12111J、V+b=
V3b故、1 2 b −−−V (Vl+)−V2
b、t )=−i+b
(6)となる。又、スイッチング素子21.22が
オフの時、電流i (b 、 i 21)は、11b=
i、b=O(7) となる。
従って、スイッチング素子のオン時において、■弐及び
(5)式により、 i、a=i、b (8)とな
り、0式及び(6)式より、 12a=i7b (9)とな
り、スイッチング素子のオフ時において、(4)式及び
(7)式より、 11a=i2a=i+b=i2b=Q (10)とな
る。上記(8)弐〜(10)式より、第2図示の回路Δ
ど第3図示の回路Bとは等価であることがわかる。
(5)式により、 i、a=i、b (8)とな
り、0式及び(6)式より、 12a=i7b (9)とな
り、スイッチング素子のオフ時において、(4)式及び
(7)式より、 11a=i2a=i+b=i2b=Q (10)とな
る。上記(8)弐〜(10)式より、第2図示の回路Δ
ど第3図示の回路Bとは等価であることがわかる。
上述の如く、本発明になるインピーダンス切換回路は、
入力端子にその入力側を接続された1倍の利得を持つ第
1の増幅器と、第1の増幅器の出力側に一方の端子を接
続された第1のスイッチング素子と、第1のスイッチン
グ素子の他方の端子に一方の端子を接続され他方の端子
を出力端子に接続された線形又は非線形の第1のインピ
ーダンス素子と、出力端子にぞの入力側を接続されtc
1倍の利得を持つ第2の増幅器と、第2の増幅器の出
力側に一方の端子を接続され第1のスイッチング素子と
連動する第2のスイッチング素子と、第2のスイッチン
グ素子の他方の端子に一方の端子を接続され他方の端子
を入力端子に接続され第1のインピーダンス素子の特性
と等しい特性を持つ第2のインピーダンス素子とより構
成したため、スイッチング素子の一方の端子をインピー
ダンスが略零の点に接続し得、これにより、スイッチン
グ素子どしては入力インピーダンスの低い一般のバイポ
ーラトランジスタを用い得、両端子が高インピーダンス
のために一般に入ノノインピーダンスの高いlX1−]
1−を用いなりればならなかった従来回路に比して回路
をバイポーラプロセスで構成し得・IC化し易く、又、
線形インピータンス及び非線形インピーダンスの両方の
インピーダンスの切換回路に適用し寄る等の特長を+3
づる。
入力端子にその入力側を接続された1倍の利得を持つ第
1の増幅器と、第1の増幅器の出力側に一方の端子を接
続された第1のスイッチング素子と、第1のスイッチン
グ素子の他方の端子に一方の端子を接続され他方の端子
を出力端子に接続された線形又は非線形の第1のインピ
ーダンス素子と、出力端子にぞの入力側を接続されtc
1倍の利得を持つ第2の増幅器と、第2の増幅器の出
力側に一方の端子を接続され第1のスイッチング素子と
連動する第2のスイッチング素子と、第2のスイッチン
グ素子の他方の端子に一方の端子を接続され他方の端子
を入力端子に接続され第1のインピーダンス素子の特性
と等しい特性を持つ第2のインピーダンス素子とより構
成したため、スイッチング素子の一方の端子をインピー
ダンスが略零の点に接続し得、これにより、スイッチン
グ素子どしては入力インピーダンスの低い一般のバイポ
ーラトランジスタを用い得、両端子が高インピーダンス
のために一般に入ノノインピーダンスの高いlX1−]
1−を用いなりればならなかった従来回路に比して回路
をバイポーラプロセスで構成し得・IC化し易く、又、
線形インピータンス及び非線形インピーダンスの両方の
インピーダンスの切換回路に適用し寄る等の特長を+3
づる。
第1図及び第2図は従来回路の各個の回路図、第3図(
ユ木発明回路の一実施例の回路図、第4図(△)、([
3)は人々第2図示の回路の要部及び第3図示の回路の
要部の等価回路図である。 2・・・入力端子、3・・・出力端子、6・〜8.10
a 。 10b 、11,14,15,19.20・・・インピ
ータンス水子、’12.13・・・アンプ、16,21
゜22・・・スイッチング素子、Q3 、Q4 、Q6
・Q7・・・1〜ランジスタ。
ユ木発明回路の一実施例の回路図、第4図(△)、([
3)は人々第2図示の回路の要部及び第3図示の回路の
要部の等価回路図である。 2・・・入力端子、3・・・出力端子、6・〜8.10
a 。 10b 、11,14,15,19.20・・・インピ
ータンス水子、’12.13・・・アンプ、16,21
゜22・・・スイッチング素子、Q3 、Q4 、Q6
・Q7・・・1〜ランジスタ。
Claims (1)
- 入力端子、出力端子間にインピーダンス素子及びスイッ
チング素子を接続され、該スイッチング素子の開閉成に
より該入ツノ端子、出力端子間のインピーダンス値を切
換えるインピーダンス切換回路において、該入力端子に
−での入力側を接続された′1倍の利1qを持つ第1の
増幅器と、該第1の増幅器の出力側に一/jの端子を接
続された第1のスーrツブング累了と、該第1のスイッ
チング素子の他方の端子に一方の端子を接続され他方の
端子を該出ノE DXa了に接続された線形又は非線形
の第1のインピーダンス素子と、該出力端子にその入力
”側を接続された1倍の利得を持つ第2の増幅器と、該
第2の増幅器の出力側に一方の端子を接続され該第1の
スイッチング素子と連動する第2のスイッチング素子と
、該第2のスイッチング素子の他プノの端子に一方の端
子を接続され他方の端子を該入力端子に接続され該第1
のインピータンス素子の特性と等しい特性を持つ第2の
インピーダンス素子とより構成してなることを特徴とす
るインピーダンス切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17493882A JPS5964906A (ja) | 1982-10-05 | 1982-10-05 | インピ−ダンス切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17493882A JPS5964906A (ja) | 1982-10-05 | 1982-10-05 | インピ−ダンス切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5964906A true JPS5964906A (ja) | 1984-04-13 |
Family
ID=15987348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17493882A Pending JPS5964906A (ja) | 1982-10-05 | 1982-10-05 | インピ−ダンス切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5964906A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564420A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
-
1982
- 1982-10-05 JP JP17493882A patent/JPS5964906A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564420A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0557032B1 (en) | Pulse-width modulator for class D amplifier | |
KR900008763A (ko) | 궤환부하를 이용한 증폭회로 | |
JPS63185206A (ja) | 寄生インピーダンス中和回路 | |
EP0105911A4 (en) | CIRCUIT FOR A HIGH IMPEDANCE SIGNAL SOURCE. | |
JPS5964906A (ja) | インピ−ダンス切換回路 | |
JP3097563B2 (ja) | 利得可変増幅器 | |
JPS59207712A (ja) | 増幅器 | |
JPH0527282B2 (ja) | ||
JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
JPS63263808A (ja) | 双方向性増幅器 | |
JPS5964907A (ja) | インピ−ダンス切換回路 | |
JPS59215104A (ja) | 低周波増幅器 | |
JPS6040015Y2 (ja) | 広帯域増幅回路 | |
JPH0753299Y2 (ja) | 電力増幅回路 | |
JP2876701B2 (ja) | 演算増幅回路 | |
JPH01268302A (ja) | 増幅回路 | |
JPS59813Y2 (ja) | 増幅回路 | |
JPS642448Y2 (ja) | ||
JPH06224692A (ja) | インピーダンスを得るための方法及び回路、並びにインピーダンス回路 | |
JPS6127222Y2 (ja) | ||
JP2532716Y2 (ja) | 高電圧増幅器 | |
JPH0537353A (ja) | 差動増幅器 | |
JPH01270403A (ja) | 半導体集積回路装置 | |
JPS6085614A (ja) | 高インピ−ダンス入力アンプ | |
JPH0653759A (ja) | 差動増幅器 |