JPH0537353A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH0537353A JPH0537353A JP21425191A JP21425191A JPH0537353A JP H0537353 A JPH0537353 A JP H0537353A JP 21425191 A JP21425191 A JP 21425191A JP 21425191 A JP21425191 A JP 21425191A JP H0537353 A JPH0537353 A JP H0537353A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- emitter
- collector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 高周波信号時、出力端子に寄生容量もしくは
負荷容量が付加した場合にも、出力波形の歪が少なく、
しかも低消費電力にする。 【構成】 第１トランジスタ５および第２トランジスタ
７、第１抵抗６および第２抵抗８、第１定電流源４およ
び定電圧源３からなる差動対と、第３，第４，第５およ
び第６トランジスタ９，１１，１５および１７、第２定
電流源１６からなる出力部から構成し、第１入力端子１
は第１トランジスタ５のベースおよび第５トランジスタ
１５のベースに接続し、第２入力端子２は第２トランジ
スタ７のベースおよび第６トランジスタ１７のベースに
接続し、第１出力端子１３は第３トランジスタ９のエミ
ッタおよび第５トランジスタ１５のコレクタに接続し、
第２出力端子１４は第４トランジスタ１１のエミッタお
よび第６トランジスタ１７のコレクタに接続する。
負荷容量が付加した場合にも、出力波形の歪が少なく、
しかも低消費電力にする。 【構成】 第１トランジスタ５および第２トランジスタ
７、第１抵抗６および第２抵抗８、第１定電流源４およ
び定電圧源３からなる差動対と、第３，第４，第５およ
び第６トランジスタ９，１１，１５および１７、第２定
電流源１６からなる出力部から構成し、第１入力端子１
は第１トランジスタ５のベースおよび第５トランジスタ
１５のベースに接続し、第２入力端子２は第２トランジ
スタ７のベースおよび第６トランジスタ１７のベースに
接続し、第１出力端子１３は第３トランジスタ９のエミ
ッタおよび第５トランジスタ１５のコレクタに接続し、
第２出力端子１４は第４トランジスタ１１のエミッタお
よび第６トランジスタ１７のコレクタに接続する。
Description
【０００１】
【産業上の利用分野】本発明は電子回路に関し、特に差
動増幅器に関する。
動増幅器に関する。
【０００２】
【従来の技術】図２は従来の差動増幅器を示す回路図で
ある。同図において、１および２はそれぞれ正・反のパ
ルス信号が入力する入力端子、３は定電圧源、４は定電
流源、５はそのベースが入力端子１に接続し、エミッタ
が定電流源４を介してアースに接続し、コレクタが抵抗
６を介して定電圧源３に接続する第１トランジスタ、７
はそのベースが入力端子２に接続し、エミッタが定電流
源４に接続し、コレクタが抵抗８を介して定電圧源３に
接続する第２トランジスタ、９はそのベースが第１トラ
ンジスタ５のコレクタに接続し、エミッタが抵抗１０を
介してアースに接続し、コレクタが定電圧源３に接続す
る第３トランジスタである。
ある。同図において、１および２はそれぞれ正・反のパ
ルス信号が入力する入力端子、３は定電圧源、４は定電
流源、５はそのベースが入力端子１に接続し、エミッタ
が定電流源４を介してアースに接続し、コレクタが抵抗
６を介して定電圧源３に接続する第１トランジスタ、７
はそのベースが入力端子２に接続し、エミッタが定電流
源４に接続し、コレクタが抵抗８を介して定電圧源３に
接続する第２トランジスタ、９はそのベースが第１トラ
ンジスタ５のコレクタに接続し、エミッタが抵抗１０を
介してアースに接続し、コレクタが定電圧源３に接続す
る第３トランジスタである。
【０００３】１１はベースが第２トランジスタ７のコレ
クタに接続し、エミッタが抵抗１２を介してアースに接
続し、コレクタが定電圧源３に接続する第４トランジス
タ、１３および１４はそれぞれ第３トランジスタ９のエ
ミッタおよび第４トランジスタ１１のエミッタに接続す
る出力端子である。
クタに接続し、エミッタが抵抗１２を介してアースに接
続し、コレクタが定電圧源３に接続する第４トランジス
タ、１３および１４はそれぞれ第３トランジスタ９のエ
ミッタおよび第４トランジスタ１１のエミッタに接続す
る出力端子である。
【０００４】次に、上記構成による差動増幅回路の動作
について説明する。まず、入力端子１および２に正・反
のパルス信号が入力すると、第１トランジスタ５および
第２トランジスタ７、抵抗６および抵抗８、定電流源４
で構成した差動対で増幅する。この増幅した各信号はそ
れぞれ，第３トランジスタ９と抵抗１０、第４トランジ
スタ１１と抵抗１２で構成するエミッタフォロワに伝達
され、出力端子１３および１４から出力する。
について説明する。まず、入力端子１および２に正・反
のパルス信号が入力すると、第１トランジスタ５および
第２トランジスタ７、抵抗６および抵抗８、定電流源４
で構成した差動対で増幅する。この増幅した各信号はそ
れぞれ，第３トランジスタ９と抵抗１０、第４トランジ
スタ１１と抵抗１２で構成するエミッタフォロワに伝達
され、出力端子１３および１４から出力する。
【０００５】
【発明が解決しようとする課題】上述した従来の差動増
幅器では、高周波信号時、出力端子に寄生容量、もしく
は負荷容量が付加した場合、歪のない波形を伝達するた
めには容量を充電するため、抵抗６および８の抵抗値を
小さくし、常時駆動電流を大きくしなければならないの
で、消費電流が大きくなるという欠点がある。
幅器では、高周波信号時、出力端子に寄生容量、もしく
は負荷容量が付加した場合、歪のない波形を伝達するた
めには容量を充電するため、抵抗６および８の抵抗値を
小さくし、常時駆動電流を大きくしなければならないの
で、消費電流が大きくなるという欠点がある。
【０００６】
【課題を解決するための手段】本発明に係る差動増幅器
は、第１入力端子が第１トランジスタのベースおよび第
５トランジスタのベースに接続し、第２入力端子が第２
トランジスタのベースおよび第６トランジスタのベース
に接続し、第１トランジスタのエミッタが第２トランジ
スタのエミッタに接続すると共に、第１定電流源を介し
て地気に接続し、第５トランジスタのエミッタは第６ト
ランジスタのエミッタに接続すると共に、第２定電流源
を介して地気に接続し、第１トランジスタのコレクタは
第３トランジスタのベースおよび第１抵抗を介して定電
圧源に接続し、第２トランジスタのコレクタが第４トラ
ンジスタのベースおよび第２抵抗を介して定電圧源に接
続し、第３トランジスタのコレクタおよび第４トランジ
スタのコレクタが定電圧源に接続し、第１出力端子が第
３トランジスタのエミッタおよび第５トランジスタのコ
レクタに接続し、第２出力端子が第４トランジスタのエ
ミッタおよび第６トランジスタのコレクタに接続するも
のである。
は、第１入力端子が第１トランジスタのベースおよび第
５トランジスタのベースに接続し、第２入力端子が第２
トランジスタのベースおよび第６トランジスタのベース
に接続し、第１トランジスタのエミッタが第２トランジ
スタのエミッタに接続すると共に、第１定電流源を介し
て地気に接続し、第５トランジスタのエミッタは第６ト
ランジスタのエミッタに接続すると共に、第２定電流源
を介して地気に接続し、第１トランジスタのコレクタは
第３トランジスタのベースおよび第１抵抗を介して定電
圧源に接続し、第２トランジスタのコレクタが第４トラ
ンジスタのベースおよび第２抵抗を介して定電圧源に接
続し、第３トランジスタのコレクタおよび第４トランジ
スタのコレクタが定電圧源に接続し、第１出力端子が第
３トランジスタのエミッタおよび第５トランジスタのコ
レクタに接続し、第２出力端子が第４トランジスタのエ
ミッタおよび第６トランジスタのコレクタに接続するも
のである。
【０００７】
【作用】本発明は出力信号の立ち下がり時に駆動電流が
増加し、出力信号を充電駆動し、出力信号の立ち上がり
時に駆動電流を減少することができる。
増加し、出力信号を充電駆動し、出力信号の立ち上がり
時に駆動電流を減少することができる。
【０００８】
【実施例】図１は本発明に係る差動増幅器の一実施例を
示す回路図である。同図において、１５はそのベースが
入力端子１に接続し、エミッタが第２定電流源１６を介
してアースに接続し、コレクタが第３トランジスタ９の
エミッタに接続する第５トランジスタ、１７はそのベー
スが入力端子２に接続し、エミッタが第２定電流源１６
を介してアースに接続し、コレクタが第４トランジスタ
１１のエミッタに接続する第６トランジスタである。
示す回路図である。同図において、１５はそのベースが
入力端子１に接続し、エミッタが第２定電流源１６を介
してアースに接続し、コレクタが第３トランジスタ９の
エミッタに接続する第５トランジスタ、１７はそのベー
スが入力端子２に接続し、エミッタが第２定電流源１６
を介してアースに接続し、コレクタが第４トランジスタ
１１のエミッタに接続する第６トランジスタである。
【０００９】次に、上記構成による差動増幅器の動作に
ついて説明する。まず、入力端子１および２に正・反の
パルス信号が入力すると、第１トランジスタ５および第
２トランジスタ７、抵抗６および抵抗８、定電流源４で
構成した差動対で増幅し、この反転した増幅信号は第３
トランジスタ９のベースおよび第４トランジスタ１１の
ベースに伝達される。そして、出力端子１３のパルス信
号が立ち下がり時、第１トランジスタ５、第３トランジ
スタ９および第５トランジスタ１５の電流が増加し、第
２トランジスタ７、第４トランジスタ１１、第６トラン
ジスタ１７の電流は減少する。
ついて説明する。まず、入力端子１および２に正・反の
パルス信号が入力すると、第１トランジスタ５および第
２トランジスタ７、抵抗６および抵抗８、定電流源４で
構成した差動対で増幅し、この反転した増幅信号は第３
トランジスタ９のベースおよび第４トランジスタ１１の
ベースに伝達される。そして、出力端子１３のパルス信
号が立ち下がり時、第１トランジスタ５、第３トランジ
スタ９および第５トランジスタ１５の電流が増加し、第
２トランジスタ７、第４トランジスタ１１、第６トラン
ジスタ１７の電流は減少する。
【００１０】また、出力端子１４のパルス信号が立ち下
がり時、第２トランジスタ７、第４トランジスタ１１お
よび第６トランジスタ１７の電流が増加し、第１トラン
ジスタ５、第３トランジスタ９および第５トランジスタ
１５の電流は減少する。そして、出力端子１３および１
４に容量が付加されたとき、出力波形の立ち下がり時は
エミッタフォロワの出力インピーダンスが高いため、第
３トランジスタ９または第４トランジスタ１１の遮断、
および波形が歪むことを防ぐ。一方、出力波形の立ち上
がり時、および立ち上がり後は、容量への充電電流、ま
たは出力の次段につながるＤＣ負荷に電流が流れるた
め、第３トランジスタ９、または第４トランジスタ１１
は導通状態であり、第３トランジスタ９、または第４ト
ランジスタ１１を駆動する電流は特に必要としなくな
る。
がり時、第２トランジスタ７、第４トランジスタ１１お
よび第６トランジスタ１７の電流が増加し、第１トラン
ジスタ５、第３トランジスタ９および第５トランジスタ
１５の電流は減少する。そして、出力端子１３および１
４に容量が付加されたとき、出力波形の立ち下がり時は
エミッタフォロワの出力インピーダンスが高いため、第
３トランジスタ９または第４トランジスタ１１の遮断、
および波形が歪むことを防ぐ。一方、出力波形の立ち上
がり時、および立ち上がり後は、容量への充電電流、ま
たは出力の次段につながるＤＣ負荷に電流が流れるた
め、第３トランジスタ９、または第４トランジスタ１１
は導通状態であり、第３トランジスタ９、または第４ト
ランジスタ１１を駆動する電流は特に必要としなくな
る。
【００１１】
【発明の効果】以上、詳細に説明したように、本発明に
係る差動増幅器によれば、出力信号が立ち下がり時に駆
動電流が増加し、出力信号の波形を充分駆動し、出力信
号が立ち上がり時に駆動電流が減少するので、低消費電
力で、かつ出力信号の歪を少なくすることができる効果
がある。
係る差動増幅器によれば、出力信号が立ち下がり時に駆
動電流が増加し、出力信号の波形を充分駆動し、出力信
号が立ち上がり時に駆動電流が減少するので、低消費電
力で、かつ出力信号の歪を少なくすることができる効果
がある。
【図１】本発明に係る差動増幅器の一実施例を示す回路
図である。
図である。
【図２】従来の差動増幅器を示すブロック図である。
３ 定電圧源 ４，１６ 定電流源 ５，７，９，１１，１５，１７ トランジスタ ６，８ 抵抗
Claims (1)
- 【特許請求の範囲】 【請求項１】 正・反のパルス信号が入力する第１入力
端子および第２入力端子と、ベースが第１入力端子に接
続しエミッタが第１定電流源を介してアースに接続しコ
レクタが第１抵抗を介して定電圧源に接続した第１トラ
ンジスタと、ベースが第２入力端子に接続しエミッタが
第１定電流源を介してアースに接続しコレクタが第２抵
抗を介して定電圧源に接続した第２トランジスタと、ベ
ースが第１トランジスタのコレクタに接続し、エミッタ
が第１出力端子に接続しコレクタが定電圧源に接続した
第３トランジスタと、ベースが第２トランジスタのコレ
クタに接続しエミッタが第２出力端子に接続しコレクタ
が定電圧源に接続した第４トランジスタと、ベースが第
１入力端子に接続しエミッタが第２定電流源を介してア
ースに接続しコレクタが第１出力端子に接続した第５ト
ランジスタと、ベースが第２入力端子に接続しエミッタ
が第２定電流源を介してアースに接続しコレクタが第２
出力端子に接続した第６トランジスタとから構成した差
動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425191A JPH0537353A (ja) | 1991-08-01 | 1991-08-01 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425191A JPH0537353A (ja) | 1991-08-01 | 1991-08-01 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537353A true JPH0537353A (ja) | 1993-02-12 |
Family
ID=16652671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21425191A Pending JPH0537353A (ja) | 1991-08-01 | 1991-08-01 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537353A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602498A (en) * | 1994-03-15 | 1997-02-11 | Mitsubishi Denki Kabushiki Kaisha | Current switching logic type circuit with small current consumption |
| JP2004056826A (ja) * | 2002-07-19 | 2004-02-19 | Hynix Semiconductor Inc | 負荷駆動能力可変型増幅回路 |
-
1991
- 1991-08-01 JP JP21425191A patent/JPH0537353A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602498A (en) * | 1994-03-15 | 1997-02-11 | Mitsubishi Denki Kabushiki Kaisha | Current switching logic type circuit with small current consumption |
| US5754062A (en) * | 1994-03-15 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Current switching logic type circuit with small current consumption |
| JP2004056826A (ja) * | 2002-07-19 | 2004-02-19 | Hynix Semiconductor Inc | 負荷駆動能力可変型増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
| JPH021401B2 (ja) | ||
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JPS63185206A (ja) | 寄生インピーダンス中和回路 | |
| SE9800635L (sv) | Differentiell linjedrivenhet | |
| JPH0537353A (ja) | 差動増幅器 | |
| JP2002111410A (ja) | 増幅回路の改善されたスルーレート | |
| US6434243B1 (en) | Power amplifier | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPS6282704A (ja) | 増幅回路 | |
| JPS59207712A (ja) | 増幅器 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| US4132907A (en) | Full wave rectifier circuit | |
| EP1052771A3 (en) | A high frequency signal amplifying circuit and a receiver using the same | |
| JPS58145206A (ja) | 差動増幅器 | |
| JPH0595276A (ja) | 論理和回路 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPS6226204B2 (ja) | ||
| JPS6114239Y2 (ja) | ||
| JPH04343506A (ja) | 増幅回路 | |
| JP2003283269A (ja) | 差動増幅回路 | |
| KR890007654Y1 (ko) | 공진 차동 증폭회로 | |
| JPH0595260A (ja) | 電圧増幅回路 | |
| JPS6259485B2 (ja) |