JPS596436B2 - 繰り返し信号の状態判定回路 - Google Patents
繰り返し信号の状態判定回路Info
- Publication number
- JPS596436B2 JPS596436B2 JP51049713A JP4971376A JPS596436B2 JP S596436 B2 JPS596436 B2 JP S596436B2 JP 51049713 A JP51049713 A JP 51049713A JP 4971376 A JP4971376 A JP 4971376A JP S596436 B2 JPS596436 B2 JP S596436B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- capacitor
- voltage
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electromechanical Clocks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Manipulation Of Pulses (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
この発明は交流信号、クロックパルス等、繰り返し信号
の信号状態を判定するための、繰り返し信号の状態判定
回路に関する。
の信号状態を判定するための、繰り返し信号の状態判定
回路に関する。
たとえば電子時計における液晶表示装置は、交流駆動す
ることによって液晶寿命をできるだけ永くしようとして
いる。
ることによって液晶寿命をできるだけ永くしようとして
いる。
液晶は一方向電圧を長時間印加すると劣化が激しいから
であって、電子時計ではたとえば水晶振動子から３２．
７６８ ｋＨｚの原周波数でクロックをつくり分周回路
、計時演算部に供給しているからこのクロックを利用し
て液晶表示装置の交流駆動が行われている。
であって、電子時計ではたとえば水晶振動子から３２．
７６８ ｋＨｚの原周波数でクロックをつくり分周回路
、計時演算部に供給しているからこのクロックを利用し
て液晶表示装置の交流駆動が行われている。
ところが、電子時計は外部からの衝撃により集積回路に
外付けされた水晶振動子が外れる場合があって、このと
き液晶表示装置が直流駆動になると液晶が劣化するから
クロックパルスの発生状態を監視する必要があった。
外付けされた水晶振動子が外れる場合があって、このと
き液晶表示装置が直流駆動になると液晶が劣化するから
クロックパルスの発生状態を監視する必要があった。
この発明は上記事情に鑑みてなされたもので、被判定信
号としてりランクパルスや交流信号が供給されているか
否かを判定して、判定結果を高レベル、低レベル等の論
理レベルの異なる信号として出力する繰り返し信号の状
態判定回路を提供することを目的とする。
号としてりランクパルスや交流信号が供給されているか
否かを判定して、判定結果を高レベル、低レベル等の論
理レベルの異なる信号として出力する繰り返し信号の状
態判定回路を提供することを目的とする。
以下図面を参照してこの発明の詳細な説明する。
第１図に示す実施例回路は、被判定信号を発生している
回路たとえば時計回路の発振回路部に入力端子１が接続
されることによって、出力端子２に判定結果が高レベル
あるいは低レベル信号として得られるようになっている
。
回路たとえば時計回路の発振回路部に入力端子１が接続
されることによって、出力端子２に判定結果が高レベル
あるいは低レベル信号として得られるようになっている
。
３は上記入力端子１に供給される被判定信号を反転する
インバータ回路、４，５はこのインバータ回路３の出力
端にそれぞれの一端が接続され、インバータ回路３の出
力信号から直流成分を除去するためのコンデンサ、６，
７は上記両コンデンサ４，５の各他端とアース電位点あ
るいは電源電圧（＋■）印加点それぞれとの間に接続さ
れ、上記被判定信号を各ゲート入力とするｎチャネルお
よびｎチャネルＭＯＳトランジスタ、８は上記コンデン
サ４の他端とｎチャネルＭＯＳトランジスタ６との接続
点Ａの電圧および上記コンデンサ５の他端とｐチャーネ
ルＭＯＳトランジスタ７との接続点Ｂの電圧が並列的に
供給される反一致ゲート回路（排他的論理和回路）、９
はこの反一致ゲート回路８の出力を反転するインバータ
回路、１０は上記反一致ゲート回路８の出力に現われる
ノイズを除去するためのコンデンサであり、上記インバ
ータ回路９の出力端はそのまま前記出力端子２となって
いる。
インバータ回路、４，５はこのインバータ回路３の出力
端にそれぞれの一端が接続され、インバータ回路３の出
力信号から直流成分を除去するためのコンデンサ、６，
７は上記両コンデンサ４，５の各他端とアース電位点あ
るいは電源電圧（＋■）印加点それぞれとの間に接続さ
れ、上記被判定信号を各ゲート入力とするｎチャネルお
よびｎチャネルＭＯＳトランジスタ、８は上記コンデン
サ４の他端とｎチャネルＭＯＳトランジスタ６との接続
点Ａの電圧および上記コンデンサ５の他端とｐチャーネ
ルＭＯＳトランジスタ７との接続点Ｂの電圧が並列的に
供給される反一致ゲート回路（排他的論理和回路）、９
はこの反一致ゲート回路８の出力を反転するインバータ
回路、１０は上記反一致ゲート回路８の出力に現われる
ノイズを除去するためのコンデンサであり、上記インバ
ータ回路９の出力端はそのまま前記出力端子２となって
いる。
次に、上記判定回路の動作を第２図の信号波形図を参照
して説明する。
して説明する。
今、上記入力端子１にデユーティが５０％で３２ｋＨｚ
のクロックパルスが供給されているとする。
のクロックパルスが供給されているとする。
このクロックパルスはインバータ回路３で反転されると
ともに２つのＭＯＳ）ランジスタロ、７のゲートに供給
される。
ともに２つのＭＯＳ）ランジスタロ、７のゲートに供給
される。
いまクロックパルスが高レベルから低レベルに立下ると
きには、これとは反対にインバータ回路３の出力は低レ
ベルから高レベルに立上る。
きには、これとは反対にインバータ回路３の出力は低レ
ベルから高レベルに立上る。
２つのコンデンサ４，５はインバータ回路３の出力の直
流成分を除去し交流成分のみを通すため、このとき接続
点Ａ、Ｂの信号は共に高レベルに立上る。
流成分を除去し交流成分のみを通すため、このとき接続
点Ａ、Ｂの信号は共に高レベルに立上る。
一方、クロックパルスが高レベルから低レベルに立下る
ときにはｎチャネルＭＯＳトランジスタ６はオフ、ｎチ
ャネルＭＯＳトランジスタ７はオン状態となる。
ときにはｎチャネルＭＯＳトランジスタ６はオフ、ｎチ
ャネルＭＯＳトランジスタ７はオン状態となる。
したがって、クロックパルスが低レベルとなっている期
間では、ｎチャネルＭＯＳトランジスタ７により接続点
Ｂは高レベルに設定される。
間では、ｎチャネルＭＯＳトランジスタ７により接続点
Ｂは高レベルに設定される。
またこの期間ではｎチャネルＭＯＳトランジスタ６はオ
フしているがリーク電流は存在するために、接続点Ａは
期間の最初にはコンデンサ４を通った信号により高レベ
ル状態に設定されるが、その後はそのレベルが順次低下
したものとなる。
フしているがリーク電流は存在するために、接続点Ａは
期間の最初にはコンデンサ４を通った信号により高レベ
ル状態に設定されるが、その後はそのレベルが順次低下
したものとなる。
次にクロックパルスが低レベルから高レベルに立上ると
きには、これとは反対にインバータ回路３の出力は高レ
ベルから低レベルに立下る。
きには、これとは反対にインバータ回路３の出力は高レ
ベルから低レベルに立下る。
すると各コンデンサ４，７を介して接続点Ａ、Ｂの信号
は共に低レベルに立下る。
は共に低レベルに立下る。
一方、クロックパルスが低レベルから高レベルに立上る
ときには、ｎチャネルＭＯＳトランジスタはオン、ｎチ
ャネルＭＯＳトランジスタ７はオフ状態となる。
ときには、ｎチャネルＭＯＳトランジスタはオン、ｎチ
ャネルＭＯＳトランジスタ７はオフ状態となる。
したがってクロックパルスが高レベルとなっている期間
では、ｎチャネルＭＯＳトランジスタ６により接続点Ａ
は低レベルに設定される。
では、ｎチャネルＭＯＳトランジスタ６により接続点Ａ
は低レベルに設定される。
またこの期間ではｐチャネルＭＯ８）ランジスタフはオ
フしているがリーク電流は存在するために、接続点Ｂは
期間の最初にはコンデンサ５を通った信号によって低レ
ベル状態に設定されるが、その後はレベルが順次上昇し
たものとなる。
フしているがリーク電流は存在するために、接続点Ｂは
期間の最初にはコンデンサ５を通った信号によって低レ
ベル状態に設定されるが、その後はレベルが順次上昇し
たものとなる。
したがって、接続点Ａ。Ｂには図示するように、クロッ
クパルスと同期の３２ｋＨｚの信号がそれぞれ得られる
。
クパルスと同期の３２ｋＨｚの信号がそれぞれ得られる
。
上記接続点Ａ、Ｂの信号電圧は反一致ゲート回路８に入
力されているため、クロックパルスが高レベル、低レベ
ルを順次繰り返している限りでは、この反一致ゲート回
路８の出力端である接続点Ｃの信号は常に低レベルとな
り、この接続点Ｃの信号電圧を検出するインバータ回路
９の出力信号は常に高レベルとなる。
力されているため、クロックパルスが高レベル、低レベ
ルを順次繰り返している限りでは、この反一致ゲート回
路８の出力端である接続点Ｃの信号は常に低レベルとな
り、この接続点Ｃの信号電圧を検出するインバータ回路
９の出力信号は常に高レベルとなる。
なお、接続点Ｃにおいて生じるいわゆるヒゲパルス等の
ノイズ成分はＭＯＳトランジスタ６．７のスイッチング
時間のちがいによって接続点Ａ、Ｈの信号相互間に発生
する位相差によるものであり、このノイズ成分はコンデ
ンサ１０により除去される。
ノイズ成分はＭＯＳトランジスタ６．７のスイッチング
時間のちがいによって接続点Ａ、Ｈの信号相互間に発生
する位相差によるものであり、このノイズ成分はコンデ
ンサ１０により除去される。
次に入力端子１にクロックパルスが供給されなくなった
ときの動作を説明する。
ときの動作を説明する。
クロックパルスが供給されなくなったときは、第２図に
示すように入力端子１の信号レベルが高レベル（図中実
線により示す）の場合と、低レベル（図中破線により示
す）の場合とがある。
示すように入力端子１の信号レベルが高レベル（図中実
線により示す）の場合と、低レベル（図中破線により示
す）の場合とがある。
まず高レベルの場合にはｎチャネルＭＯＳトランジスタ
６が常にオン状態となるため、接続点Ａは常時低レベル
に設定される。
６が常にオン状態となるため、接続点Ａは常時低レベル
に設定される。
またｎチャネルＭＯＳトランジスタ７は常にオフ状態と
なるので、初めはコンデンサ５を通過した交流成分によ
り接続点Ｂは低レベルに設定されるが、この後はｐチャ
゛ネルＭＯ８）ランジスク７のリーク電流によってその
レベルは順次上昇していく。
なるので、初めはコンデンサ５を通過した交流成分によ
り接続点Ｂは低レベルに設定されるが、この後はｐチャ
゛ネルＭＯ８）ランジスク７のリーク電流によってその
レベルは順次上昇していく。
そして接続点Ｂのレベルが反一致ゲート回路８の入力し
きい値を越えると、この回路８は接続点Ｂの信号電圧を
高レベルとして検出し両方のレベルが一致しなくなるの
で、接続点Ｃの信号は高レベルに反転する。
きい値を越えると、この回路８は接続点Ｂの信号電圧を
高レベルとして検出し両方のレベルが一致しなくなるの
で、接続点Ｃの信号は高レベルに反転する。
一方、入力端子１の信号レベルが低レベルのままとなっ
た場合には、ｐチャーネルＭＯ８Ｉ−ランジスタフが常
にオン状態になるため、接続点Ｂは常時高レベルに設定
される。
た場合には、ｐチャーネルＭＯ８Ｉ−ランジスタフが常
にオン状態になるため、接続点Ｂは常時高レベルに設定
される。
またｎチャネルＭＯＳトランジスタ６は常にオフ状態に
なるので、初めはコンデンサ４を通過した交流成分によ
り接続点Ａは高レベルに設定されるが、この後はｎチャ
ネルＭＯＳトランジスタ６のリーク電流によってそのレ
ベルは順次下降していく。
なるので、初めはコンデンサ４を通過した交流成分によ
り接続点Ａは高レベルに設定されるが、この後はｎチャ
ネルＭＯＳトランジスタ６のリーク電流によってそのレ
ベルは順次下降していく。
そして接続点Ａのレベルが反一致ゲート回路８の入力し
きい値を越えて低下すると、この回路８は接続点Ａの信
号電圧を低レベルとして検出し両方のレベルが一致しな
くなるので、接続点Ｃの信号は高レベルに反転する。
きい値を越えて低下すると、この回路８は接続点Ａの信
号電圧を低レベルとして検出し両方のレベルが一致しな
くなるので、接続点Ｃの信号は高レベルに反転する。
すなわち上記いずれの場合でも反一致ゲート回路８の出
力は高レベルに反転する。
力は高レベルに反転する。
したがってインバータ回路９を介して出力端子２にあら
れれる信号は低レベルになり、これにより入力端子１に
クロックパルスが供給されていないことを判定すること
ができる。
れれる信号は低レベルになり、これにより入力端子１に
クロックパルスが供給されていないことを判定すること
ができる。
なお、ＭＯＳトランジスタ６．７のオフ抵抗は、それぞ
れコンデンサ４，５とによって決まる充放電時定数が、
検出すべきクロックパルスの周期よりある程度大きくな
る様に設定されるべきである。
れコンデンサ４，５とによって決まる充放電時定数が、
検出すべきクロックパルスの周期よりある程度大きくな
る様に設定されるべきである。
この場合、反一致ゲート回路８を相補形のＭＯＳトラン
ジスタ回路によって構成し、入力抵抗を十分大きくして
おけば、コンデンサ４，５の容量を小さくすることが可
能であり、この判定回路の集積度は十分に高くなる。
ジスタ回路によって構成し、入力抵抗を十分大きくして
おけば、コンデンサ４，５の容量を小さくすることが可
能であり、この判定回路の集積度は十分に高くなる。
第３図はこの発明の他の実施例を示す回路構成図である
。
。
この判定回路は、入力端子１１にクロックパルスが供給
されている間は出力端子１２の論理レベルが低レベルで
、クロックパルスが供給されなくなると高レベルとなる
ように構成されている。
されている間は出力端子１２の論理レベルが低レベルで
、クロックパルスが供給されなくなると高レベルとなる
ように構成されている。
すなわち、入力端子１１に対して二段のインバータ回路
１３１．１３□を縦続接続してこれら各出力端に２つの
コンデンサ１４．１５の各一端をそれぞれ接続し、上記
インバータ回路１３１の出力信号および入力端子１１の
信号それぞれをゲート入力とする２つのｎチャネルＭＯ
Ｓトランジスタ１６．１７を電源電圧（＋■）印加点と
上記２つのコンデンサ１４．１５の各他端との間に接続
し、これらコンデンサ１４とＭＯ８Ｉ−ランジメタ１６
との接続点電圧およびコンデンサ１５とＭＯＳトランジ
スタ１７との接続点電圧が並列的にＮＡＮＤゲート回路
１８に供給されている。
１３１．１３□を縦続接続してこれら各出力端に２つの
コンデンサ１４．１５の各一端をそれぞれ接続し、上記
インバータ回路１３１の出力信号および入力端子１１の
信号それぞれをゲート入力とする２つのｎチャネルＭＯ
Ｓトランジスタ１６．１７を電源電圧（＋■）印加点と
上記２つのコンデンサ１４．１５の各他端との間に接続
し、これらコンデンサ１４とＭＯ８Ｉ−ランジメタ１６
との接続点電圧およびコンデンサ１５とＭＯＳトランジ
スタ１７との接続点電圧が並列的にＮＡＮＤゲート回路
１８に供給されている。
インバータ回路１９とコンデンサ２０は、前記実施例に
おける９、１０に対応して、上記ＮＡＮＤゲート回路１
８の出力信号に生じるノイズ成分を除去するために接続
されたものである。
おける９、１０に対応して、上記ＮＡＮＤゲート回路１
８の出力信号に生じるノイズ成分を除去するために接続
されたものである。
上記構成の実施例では、ＭＯＳトランジスタ１６．１７
が交互に導通して、ＮＡＮＤゲート回路１８の出力論理
レベルをクロックパルス供給時には常に高レベルとして
いる。
が交互に導通して、ＮＡＮＤゲート回路１８の出力論理
レベルをクロックパルス供給時には常に高レベルとして
いる。
そして入力端子１１に供給される被判定信号が高あるい
は低レベルの一方で停止し固定され、その後、ＮＡＮＤ
ゲート回路１８の両人力信号レベルが共に高レベルにな
ったときに、ＮＡＮＤゲート回路１８は低レベル信号を
出力する。
は低レベルの一方で停止し固定され、その後、ＮＡＮＤ
ゲート回路１８の両人力信号レベルが共に高レベルにな
ったときに、ＮＡＮＤゲート回路１８は低レベル信号を
出力する。
また、第４図に示す実施例はｎチャネルＭＯＳトランジ
スタ１６．１７の代りにｎチャネルのＭＯ８Ｉ−ランジ
メタ２６，２７を用い、論理回路としてＮＯＲゲート回
路２８を用いて構成されている。
スタ１６．１７の代りにｎチャネルのＭＯ８Ｉ−ランジ
メタ２６，２７を用い、論理回路としてＮＯＲゲート回
路２８を用いて構成されている。
この実施例では、入力端子２１にクロックパルスが供給
されている間は出力端子２２には高レベルの判定信号が
、クロックパルスが供給されなくなり、その後、ＮＯＲ
ゲート回路２８の両人力信号レベルが共に低レベルにな
ると低レベルの判定信号があられれる。
されている間は出力端子２２には高レベルの判定信号が
、クロックパルスが供給されなくなり、その後、ＮＯＲ
ゲート回路２８の両人力信号レベルが共に低レベルにな
ると低レベルの判定信号があられれる。
上記以外の構成は第３図と同様であり、参照番号は２３
１，２３□、２４，２５゜２９．３０がそれぞれ１３．
．１３□、１４、１５ 。
１，２３□、２４，２５゜２９．３０がそれぞれ１３．
．１３□、１４、１５ 。
１９．２０にそれぞれ対応しているので説明を省略する
。
。
ただし、ＭＯＳトランジスタ１６．１７あるいは２６．
２７のゲートに供給する信号は入れ換えてもよいことは
もちろんである。
２７のゲートに供給する信号は入れ換えてもよいことは
もちろんである。
このように上記各実施例は被判定信号がクロックパルス
の様な交互に高、低レベルに変動するときと、どちらか
一方に固定したときとで、異なるレベルの判定信号を出
力するようになっているから、先に述べた電子時計など
で液晶表示装置の劣化防止のために発振停止を自動的に
検出することができる。
の様な交互に高、低レベルに変動するときと、どちらか
一方に固定したときとで、異なるレベルの判定信号を出
力するようになっているから、先に述べた電子時計など
で液晶表示装置の劣化防止のために発振停止を自動的に
検出することができる。
また、一般にディジタル回路において交互にレベル変動
する周期信号の発振状態を監視し電子回路の異常検出な
どに広く応用できる。
する周期信号の発振状態を監視し電子回路の異常検出な
どに広く応用できる。
以上述べたようにこの発明によれば、クロックパルスや
交流信号を被判定信号としてその信号状態を判定でき、
判定結果を異なる論理レベルの信号として出力−しうる
繰り返し信号の状態判定回路を提供できる。
交流信号を被判定信号としてその信号状態を判定でき、
判定結果を異なる論理レベルの信号として出力−しうる
繰り返し信号の状態判定回路を提供できる。
第１図はこの発明の一実施例を示す回路図、第２図は同
実施例の動作波形図、第３図、第４図はそれぞれこの発
明の他の実施例を示す回路図である。 １．１１，２１・・・・・・入力端子、２，１２，２２
・・・・・・出力端子、３，１３，２３・・・・・・イ
ンバータ回路、４，５，１４，１５，２４，２５・・・
・・・コンデンサ、６，１６，１７，２６，２７・・・
・・・ｎチャーネルＭＯ８Ｉ−ランジメタ、７・・・・
・・ｐチャーネルＭＯＳトランジスタ、８・・・・・・
反一致ゲート回路、９゜１９．２９・・・・・・インバ
ータ回路、１０，２０゜３０・・・・・・コンデンサ。
実施例の動作波形図、第３図、第４図はそれぞれこの発
明の他の実施例を示す回路図である。 １．１１，２１・・・・・・入力端子、２，１２，２２
・・・・・・出力端子、３，１３，２３・・・・・・イ
ンバータ回路、４，５，１４，１５，２４，２５・・・
・・・コンデンサ、６，１６，１７，２６，２７・・・
・・・ｎチャーネルＭＯ８Ｉ−ランジメタ、７・・・・
・・ｐチャーネルＭＯＳトランジスタ、８・・・・・・
反一致ゲート回路、９゜１９．２９・・・・・・インバ
ータ回路、１０，２０゜３０・・・・・・コンデンサ。
Claims (1)
- 【特許請求の範囲】 １ 被判定信号を反転する反転回路と、この反転回路の
出力端にそれぞれの一端が接続される第１、第２のコン
デンサと、上記第１、第２のコンデンサの各他端と第１
、第２の各電位点との間にそれぞれ接続され、それぞれ
のゲートに上記被判定信号が共通に供給される互いに導
電型の異なる第１、第２のＭＯＳトランジスタと、上記
第１のＭＯＳトランジスタと第１のコンデンサとの接続
点電圧および上記第２のＭＯＳ）ランジスクと第２のコ
ンデンサとの接続点電圧が並列的に供給される排他的論
理和回路と、上記排他的論理和回路の出力電圧に応じた
レベルを持つ判定信号を得る手段とを具備したことを特
徴とする繰り返し信号の状態判定回路。 ２ 被判定信号を順次反転するよう継続接続された第１
、第２の反転回路と、上記第１、第２の反転回路の各出
力端にそれぞれの一端が接続される第１、第２のコンデ
ンサと、上記第１、第２のコンデンサの各他端と所定の
電位点との間にそれぞれ接続され各ゲートに上記第１の
反転回路の出力信号および被判定信号のそれぞれが供給
される互いに導電型の等しい第１、第２のＭＯＳトラン
ジスタと、上記第１のＭＯ８Ｉ−ランジメタと第１のコ
ンデンサとの接続点電圧および上記第２のＭＯＳトラン
ジスタと第２のコンデンサとの接続点電圧が並列的に供
給されるＮＡＮＤゲート回路と、上記ＮＡＮＤゲート回
路の出力電圧に応じたレベルを持つ判定信号を得る手段
とを具備したことを特徴とする繰り返し信号の状態判定
回路。 ３ 被判定信号を順次反転するよう継続接続された第１
、第２の反転回路と、上記第２、第１の反転回路の各出
力端にそれぞれの一端が接続される第１、第２のコンデ
ンサと、上記第１、第２のコンデンサの各他端と所定の
電位点との間にそれぞれ接続され各ゲートに上記第１の
反転回路の出力信号および被判定信号のそれぞれが供給
される互いに導電型の等しい第１、第２のＭＯ８Ｉ−ラ
ンジメタと、上記第１のＭＯ８ｔ−ランジメタと第１の
コンデンサとの接続点電圧および上記第２のＭＯＳトラ
ンジスタと第２のコンデンサとの接続点電圧が並列的に
供給されるＮＯＲゲート回路と、上記ＮＯＲゲート回路
の出力電圧に応じたレベルを持つ判定信号を得る手段と
を具備したことを特徴とする繰り返し信号の状態判定回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51049713A JPS596436B2 (ja) | 1976-04-30 | 1976-04-30 | 繰り返し信号の状態判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51049713A JPS596436B2 (ja) | 1976-04-30 | 1976-04-30 | 繰り返し信号の状態判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52133234A JPS52133234A (en) | 1977-11-08 |
| JPS596436B2 true JPS596436B2 (ja) | 1984-02-10 |
Family
ID=12838818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51049713A Expired JPS596436B2 (ja) | 1976-04-30 | 1976-04-30 | 繰り返し信号の状態判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596436B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753142A (en) * | 1980-09-17 | 1982-03-30 | Toshiba Corp | Oscillation detecting circuit |
| JPS58195887A (ja) * | 1982-05-12 | 1983-11-15 | 沖電気工業株式会社 | 信号検出回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013072A (ja) * | 1971-10-05 | 1975-02-10 |
-
1976
- 1976-04-30 JP JP51049713A patent/JPS596436B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013072A (ja) * | 1971-10-05 | 1975-02-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52133234A (en) | 1977-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1060543A (en) | Boosting circuit | |
| US4617529A (en) | Ring oscillator with delay element and potential pulling circuit | |
| US4395774A (en) | Low power CMOS frequency divider | |
| US4387350A (en) | Watch circuit with oscillator gain control | |
| JP2002043906A (ja) | 発振停止検出回路 | |
| JPH0736708B2 (ja) | インバ−タ制御回路 | |
| JPS596436B2 (ja) | 繰り返し信号の状態判定回路 | |
| US5923201A (en) | Clock signal generating circuit | |
| WO2017094765A1 (ja) | スイッチ故障診断装置 | |
| US6369628B1 (en) | Phase alignment circuit for periodic signals | |
| JPS5841556B2 (ja) | 繰り返し信号の状態判定回路 | |
| JPH0225525B2 (ja) | ||
| JP6848579B2 (ja) | 電子回路および電子時計 | |
| JP3217314B2 (ja) | タイマ回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| CN217238254U (zh) | 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片 | |
| JP2698260B2 (ja) | ウオッチドッグタイマ装置 | |
| JPH118538A (ja) | 繰返し信号停止検出回路 | |
| JPS6035902Y2 (ja) | 無調整電池寿命検出回路 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| JPH11220330A (ja) | 水晶発振停止検出回路 | |
| JP2505621B2 (ja) | 周期／電圧変換回路 | |
| JPH0247637Y2 (ja) | ||
| JPS5870630A (ja) | 発振停止検出回路 |