JPS5958828A - 樹脂封止型半導体装置のスクリ−ニング法 - Google Patents

樹脂封止型半導体装置のスクリ−ニング法

Info

Publication number
JPS5958828A
JPS5958828A JP57168933A JP16893382A JPS5958828A JP S5958828 A JPS5958828 A JP S5958828A JP 57168933 A JP57168933 A JP 57168933A JP 16893382 A JP16893382 A JP 16893382A JP S5958828 A JPS5958828 A JP S5958828A
Authority
JP
Japan
Prior art keywords
resin
voltage
semiconductor device
screening method
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57168933A
Other languages
English (en)
Other versions
JPS6352711B2 (ja
Inventor
Kazuo Nakamura
和夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57168933A priority Critical patent/JPS5958828A/ja
Priority to US06/535,964 priority patent/US4661771A/en
Priority to EP83401874A priority patent/EP0105003B1/en
Priority to DE8383401874T priority patent/DE3370241D1/de
Publication of JPS5958828A publication Critical patent/JPS5958828A/ja
Publication of JPS6352711B2 publication Critical patent/JPS6352711B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 半導体装置の出荷品質保証試験に係り特に非劣化モード
の高温障害を除去するスクリーニング法に関する。
（ｂｌ　　技術の背景 樹脂制止形パッケージは近年パッジベージ、ン技術の発
展から安価なコスト面の利点により一般ＩＣからＬＳ　
Ｉｔで広範囲に用いられている。
一方樹脂モールド材自体の性質はロット毎に微妙にばら
つき再現性が得られにく＼外部要因特に熱と温度の影響
を受は易い。
従って樹脂封止形パッケージを使用するフィルドでの故
障率はロットや使用条件の影響１受は易く信頼性テスト
は重要な課題であると同時にコスト面の比重がかなり大
きい。
しかも市販用に大量生産されるワンチップマイコン等に
おいては設計が適切で工程管理が良好でも若干の欠陥を
含む製品が少量ではあるが存在する。か＼る不良品を発
見するためのスクリーニングの一方式として高温障害除
去のだめの出荷品質保証試験を行なうのが一般的である
。
（ｃ）　　従来技術と問題点 従来大量生産される汎用型の市販用半導体は自動試験器
により直流・交流動作試飲の他に場合によって機能試験
を含めて品質保証試験を行っているが丈にフィルドでの
使用条件に適応する高温試験を取９入れる品種が増加し
ている。
第１図は従来の高温試験を示す工程図である。
工程図中１・・・セットアツプ、２・・・熱処理、３・
・・動作試験、４・・・選別の各工程を経由して出荷さ
れる。
少くともｏ　ノ）別に区分された被試料の半導体をセッ
トアツプ″１して次工程の熱処理２に送られる。
一定温度に加熱されるヒートプレート上に半導体装置し
その表面温度が高温の規定温度になるまで放置し、保温
状態で取出し試験３工程に送られ個々に動作試験を行な
い直流、交流及び機能試験等を行ないその測定値にょ９
良否を判別し選別４工程により不良品は除去される。
しかしこのような工程では加熱装置から次工程への被試
料の搬送は複雑な機構が必要でしかも表面温度にパラッ
キヲ止じ易く信頼性に欠ける。
また自動化を計るにしても設備が大がが９となりコスト
アップはさけられない。
（ｄ）　　発明の目的 本発明は上記の欠点に鑑み、既設の自動試験器に組込ｈ
」能な直流電圧印加による高温試験の提供全目的とする
。
（ｅ）　　発明の構成 上記目的を達成するために本発明はリードフレームのグ
イステージに半導体素子を搭載し樹脂封止される半導体
装置において、該装置の樹脂で形成される外形縁部に露
呈する前記グイステージの延在する端面に電圧を印加し
て該半導体素子を加熱することによって達せられる。
（ｆ）　　発明の実施例 以下本発明の実施例を図面により詳述する。
第２図は本発明の実施例である直流電圧印加による高温
試験を示す工程図である。第３図は本発明の一実施例で
ある′°ダイステージに直流電圧印加を示す要部断面図
である。
ロット別に区分された被試料は既設の自動試験器に設け
た直流電圧、印加部に順次搬送され第３図に示すグイス
テージ１１の両端面１２．１３に直流電圧１４Ｑ印加し
グイステージ１１のジュール熱によってモールド樹脂の
表面温度を一定温度に上昇させるものである。
例えばグイステージ１１の容積によって異なるが１６ビ
ン構成の樹脂封止形パッケージに於ける本実施例では低
電圧・大電流の直流電圧を短時間印加して得られるグイ
ステージ１１のジュール熱は樹脂層を伝導して樹脂表面
温度が規定の高温に達する。即ち前述した加熱処理と同
一温度に上昇させることができる。この場合樹脂層が正
常が状態に形成されている場合であって、何らかの欠陥
がある場合は更に温度上昇し規定の高温よりより高い温
度の異常値を示すことに着目したものである。
高温試験工程は予じめ自動試験器によって特性試験チェ
ックが完了し選別された良品が直流電圧印加工程５に搬
送され樹脂表面温度が一定温度即ち規定の高温前後の正
常範囲を示すパッケージは出荷対象品６と［Ｌ異常値を
示すパッケージは次工程の直流試験工程７で再チェック
を行い選別工程８で良否に区分される。
或いは直流電圧を加えて加熱した被試料を直流。
交流及び機能試験することも可能であり、このような直
流電圧印加部を自動試験器内に設けることは容易である
。また直流電源の電圧、電流出力を調整可能とすること
により外形の異なる即ちグイステージ１１の容積の異彦
るパッケージにも適応できる。前述したように電圧印加
時間は数秒間の瞬時であって自動機の稼動、を高め大量
処理が可能で経済効果が大きい。
（ｇ）　　発明の効果 以上詳細に説明したように本発明の直流電圧印加によっ
て外部環境温度に適応する保証試験が得られるから従来
に比して経済的であり量産効果が期待できる。
【図面の簡単な説明】
第１図は従来の高温試験を示す工程図、第２図は本発明
の実施例である直流電圧印加による高温試験を示す工程
図、第３図は本発明の一実施例であるグイステージに直
流電圧印加を示す要部断面図である。図中 ５・・・電圧印加工程、６・・・出荷対象品、７・・・
電気特性試験工程、訃・・選別工程、１１・・・グイス
テージ、１２．１３・・・端面、１４・・・直流電源。 第１０ 第２０ 第３図 手続補正書輸発ン ｌ事ｆ′ｌのノＺ小 昭和／−７＋１１１．ｉ’ｌ覇第１／＞２３３号２、　
　ｊ（１１１１＋／）　　８　＋６：　　才計ＴＩ’ｔ
＝ｔｌ’立覧午翻本狼訃スクリー：ｌ−一７”〕気 ３１市ＩＩを４−るｈ ・Ｉｉｌ’ｌとの関１．ｆ＋　　　　　　ｆ、１１ｉ’
＋出願人１１−所　神余用県用崎市中ハ；−区１．小田
中１０１５＄地（５２２）名称富士通株式会社 ４　代　　理　　　人　　　　　１１　所　神余用県川
崎山中１＋＋ｆｌメ、１．小川中１０１５番地富士通株
式会社内 ８１１１１市の内１Ｆ別紙の通り （１）明細書第１項の特許請求の範囲の欄を次の様に補
正する。 「ダイステージに半導体素子を搭載し、樹脂封止される
半導体装置において、該装置の樹脂で形（２ 様に補正する。 ［上記目的は、ダイステージに半導体素子を搭載し、樹
脂封止される半導体装置において、該装置の樹脂で形成
された外形縁部に露呈し、且つ前記ダイステージから延
在する金属片の雨露出端間に電圧を印加して該半導体素
子を加熱することを特徴とする樹脂封止型半導体装置の
スクリーニング法によって達成される。」

Claims (1)

    【特許請求の範囲】
  1. リードフレームのダイステージに半導体素子を搭載し、
    樹脂封止される半導体装置において、該装置の樹脂で形
    成される外形縁部に露呈する前記ダイステージの延在す
    る端面に電圧を印加して該半導体素子を加熱することを
    特徴とする樹脂封止型半導体装置のスフ＋７　　＝フグ
    法。
JP57168933A 1982-09-28 1982-09-28 樹脂封止型半導体装置のスクリ−ニング法 Granted JPS5958828A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57168933A JPS5958828A (ja) 1982-09-28 1982-09-28 樹脂封止型半導体装置のスクリ−ニング法
US06/535,964 US4661771A (en) 1982-09-28 1983-09-23 Method of screening resin-sealed semiconductor devices
EP83401874A EP0105003B1 (en) 1982-09-28 1983-09-26 Method of screening resin-sealed semiconductor devices
DE8383401874T DE3370241D1 (en) 1982-09-28 1983-09-26 Method of screening resin-sealed semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57168933A JPS5958828A (ja) 1982-09-28 1982-09-28 樹脂封止型半導体装置のスクリ−ニング法

Publications (2)

Publication Number Publication Date
JPS5958828A true JPS5958828A (ja) 1984-04-04
JPS6352711B2 JPS6352711B2 (ja) 1988-10-19

Family

ID=15877232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57168933A Granted JPS5958828A (ja) 1982-09-28 1982-09-28 樹脂封止型半導体装置のスクリ−ニング法

Country Status (4)

Country Link
US (1) US4661771A (ja)
EP (1) EP0105003B1 (ja)
JP (1) JPS5958828A (ja)
DE (1) DE3370241D1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734641A (en) * 1987-03-09 1988-03-29 Tektronix, Inc. Method for the thermal characterization of semiconductor packaging systems
US4978915A (en) * 1989-11-07 1990-12-18 At&T Bell Laboratories Method of manufacturing semiconductor devices involving the detection of impurities
US5309090A (en) * 1990-09-06 1994-05-03 Lipp Robert J Apparatus for heating and controlling temperature in an integrated circuit chip
US20070030019A1 (en) * 2005-08-04 2007-02-08 Micron Technology, Inc. Power sink for IC temperature control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670642A (en) * 1979-11-15 1981-06-12 Nec Corp Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659199A (en) * 1969-03-07 1972-04-25 Gen Motors Corp Rectifier test method
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
DE3037192A1 (de) * 1980-10-02 1982-05-06 Licentia Gmbh Testverfahren fuer halbleiteranordnungen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670642A (en) * 1979-11-15 1981-06-12 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
DE3370241D1 (en) 1987-04-16
US4661771A (en) 1987-04-28
EP0105003B1 (en) 1987-03-11
EP0105003A1 (en) 1984-04-04
JPS6352711B2 (ja) 1988-10-19

Similar Documents

Publication Publication Date Title
Steiner et al. Investigations of large PLCC package cracking during surface mount exposure
US5532600A (en) Method of and apparatus for evaluating reliability of metal interconnect
Pecht et al. In-situ measurements of surface mount IC package deformations during reflow soldering
Panahandeh et al. Pulsed infrared thermal imaging as inline quality assessment tool
JPS5958828A (ja) 樹脂封止型半導体装置のスクリ−ニング法
CN108231619B (zh) 用于功率半导体芯片的检测方法
JP2004363304A (ja) 半導体装置の検査方法及び検査装置
CN112857675A (zh) 一种改标的密封元器件可靠性评价方法
Schindler-Saefkow et al. Stress impact of moisture diffusion measured with the stress chip
JPS5839021A (ja) 半導体装置の検査方法
JP2003194755A (ja) 半導体パッケージの試験方法
JPS6111465B2 (ja)
O'Mathuna Test chips for the evaluation of the performance of IC packaging and interconnection technologies
Ma et al. Failure-analysis method of soldering interfaces in light-emitting diode packages based on time-domain transient thermal response
JPH0444945B2 (ja)
Polcari et al. Evaluation of nondestructive tensile testing
Lee et al. A simple moisture diffusion model for the prediction of optimal baking schedules for plastic SMD packages
JPH01124737A (ja) フロリナートバブル試験方法
JP2003273172A (ja) マーキング方法
Ma et al. A fast moisture sensitivity level qualification method
Wong et al. Rapid Assessment of Semiconductor Thermal Quality
SINGMIN The use of silicone RTV rubber for alpha particle protection on silicon integrated circuits. MALCOLM L. WHITE, JOSEPH W.
Qian et al. Impact of solder overflow and ACLV moisture absorption of mold compound on package reliability
JP2003279617A (ja) Ｉｃチップのテスト方法及びそのテスト装置
JPS60122378A (ja) 半導体装置の温度サイクル試験装置