JPS595671A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にその入出力保護装置の
改良に係る。また、本発明は上記改良された半導体装置
の製造方法に関する。

〔発明の技術的背景〕

以下特に断わらなければＮ　ＣＨＡＮＮＥＬ　ＭＯＳプ
ロセスに沿って説明する。半導体装置には、例えば砒源
サージや静電気放電などによる過大な入力から内部回路
を保護するための入力保護装置が設けられている。その
１例として、ＭＯＳ型半導体装置に設けられた入力保護
装置を第１図（Ａ）。

（Ｂ）に示す。

これらの図において、１はｐ型シリコン基板間分Ｓ膜で
あ２）フィールド酸化膜２が選択的に形成され、このフ
ィールド酸化膜２によリ相互に分離されたＭＯＳ型トラ
ンジスタ用素子領域、入力保護装置用素子領域、並びに
拡散配ｌ＃層領域などが形成されている。ＭＯＳ型トラ
ンジスタ用素子領域にはｉ型のソース領域３およびドレ
イン領域４が形成され、そのチャンネル領域上にはブー
ト酸化膜５を介しで多結晶シリコンからなるケ゛ート電
極６が形成されている。他方、入力保護装置用素子領域
にはｎ型不純物領域７が形成され、該層型不純物領域の
一端部には前記ＭＯＳ型トランジスタのゲート電極６が
ダイレクトコンタクトされている。また、ｎ型不純物領
域７の他端部には、全面に堆積されたＣＶＤ　−ｓｉｏ
２膜からなる層間絶縁膜８上に・セターンニングされた
アルミニウム配線９がコンタクトポールを介してメーミ
ック接続されている。該アルミニウム配線９は図示しな
い入力側電極パッドに接続されている。なお、図中１０
は例えば拡散配線層として形成されたｎ＋型不純物領域
である。

上記ＭＯＳ型半導体装置において、ｎ型不純物領域７は
第１図（Ｂ）　Ｋ等価回路で示したように、ＭＯＳ　）
ランジスタのケ゛ート電極６に過大な電流が流れるのを
制限する保護抵抗１１としての機能を有する外、ｐ型シ
リコン基板１との間のｐｎ接合によυダイオード１２と
しての機能を有する（以下このダイオードを保護ダイオ
ードという）。該保護ダイオード１２はその降伏電圧が
前記ＭＯ８　）ランジスタのケ゛ート破壊電圧よυも低
くなるように形成されておシ、従って、前記ＭＯＳ　）
ランジスタのケ゛ート破壊電圧よりも高い異常なサージ
電圧が印加されると保護ダイオード１２にブレークダウ
ンを生じてｐ型シリコン基板１側に瞬間的に電流が逃げ
るように，なっている。このように、上記ＭＯＳ型半導
体装置の内部回路は保護抵抗１１および保護ダイオード
１２からなる入力保護装置によってサージ電圧から保護
されるようになっている。なお、ＭＯＳ型半導体装置で
は出力仙ｊにも同様の（、゛ヘ成からなる保護装置が設
けられている。

〔背景捗術の問題点〕

ところで、上記ＭＯＳ型半導体装胸゛における入力保護
装置には次のような問題がある。即ち、ＭＯＳ型半導体
装置では、寄生ＭＯＳ効果を防止すルタメにフィールド
酸化膜２下のｐ型シリコン基板にｐ型の浅いチャンネル
ストッパ領域が形成され、しかも、このチャンネルスト
ア／４’領域はｐ型シリコン基板１に形成された総ての
ｎ＋　Ｘちり不純物領域に対して自己整合的に形成され
るのが普１出である。従って、第１図（Ａ）　（Ｂ）の
部分拡大図である第２図（Ａ）　（Ｉ３）に示すように
、保護ダイオード１２を構成する計型不純物領域７リ、
接合の浅い部分でｐ＋型のチャンネルストッパ領域１３
と接合することになるから、このチャンネル領域上・♀
領域ｌ３との接合部分においで保護ダイオード１２の降
伏電圧は局部的に低くなっている。このため、サージ電
圧が印加された場合には不純物領域７とチャンネルスト
ッパ領域１３との接合部分において局部的に保護ダイオ
ード１２のブレークダウンが生じ、これによる電流もこ
の浅い接合部分を通して瞬間的に流れることになる。こ
のときの電流密度は極めて高いから、局部的にブレーク
ダウンを起こした接合部分ではｐｎ接合が破壊されてし
捷い、討型不純物領域７はもはや保護抵抗１ノおよび保
護ダイオード１２としての機能を失ってし捷うという問
題があった。

また、上記局部的なブレークダウンは一般的に第２図（
Ａ）　（Ｂ）中にＸ印を付して示したように層型不純物
領域７におけるアルミニウム配線９とのオーミックコン
タクト部近傍で生じる。そして、この近傍領域のうちで
具体的にどの部位でブレークダウンを起こすかはその他
の条件、主に層型不純物領域７付近に存在する他のｎ型
不純物領域（この場合には層型の拡散配線層１０）のレ
イアウトによって決まり、一般には他の拡散層との間の
距離が最も短い部分でブレークダウンを生じる。倒れに
しても、このような部分でブレークダウンを生じて電流
が略最短距離で計型不純物領域７を流れる限り、計型不
純物領域７は全体としてどんなに大きな抵抗値で形成さ
れていようと全く保護抵抗とし７ての機能を果たすこと
ができない。この結果、保護ダイオード１２に上記局部
的なブレークダウンを生じたときには、既述の過電流に
よるｐｎ接合破壊を何等防止することができないという
問題があった。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、入出力保護
のために形成される保護拡散層と半導体基板との間のｐ
ｎ接合に局部的なブレークダウンが生じるのを抑制でき
ると共に、局部的なブレークダウンを生じた場合にもこ
の部分に流れる電流を効果的に制限して作画拡散層が保
泗抵抗として機能でき、もって保護拡散層のサージ側圧
の向上を達成できる半導体装置およびそのン１造方法を
捺供するものである。

〔発明の概要〕

本発明の半導体装１６″は、−導電型の半導体基板と、
該半導体基板表層に設けられた基板に対して逆導電型の
高濃度不純物領域と、該高濃度不純物領域の一端部に接
続された入力または出力配線層および他端部に接続され
た内部配線層とを具備し、更に前記高濃度不純物領域と
門塀を型の低濃度不純物領域を前記高濃度不純物領域に
おける少なくとも前記入力または出力配線層とのメーミ
ックコンタクト部近傍を取り囲みかつこれに接合させて
形成すると共に、この低濃度不純物領域を前記高濃度不
純物領域と内部配線層とのオーミックコンタクト部分近
傍には形成しないことを特徴とするものである。

本発明では上記低濃度不純物領域の寄与によって保画不
純物領域の周縁で局部的にブレークダウンが生じるのを
抑制し、また電流が局部的に集中するのを防止して入出
力保護装置のサージ配圧を向上したものである。

本発明による半導体装置の製造方法は、−導電型の半導
体基板の表面に選択的にＪすいフィールド酸化膜を形成
することにより該フィールド酸化膜で分離された複数の
素子領域を形成する工程と、入力または出力保霞装ｆｍ
用ネ子領域の表面に薄い酸化膜を形成する］二程と、前
記保護装置用素子領域に選択的に不純物の低濃度イオン
注入を行なうことにより保護装置Ｎ用素子領域の少なく
とも一端部内縁に基板と＆Ｊ逆逆電電型低濃度不純物領
域を形成する工程と、前記薄い酸化膜を介してこの低濃
度不純物領域上を覆う多結晶シリコンパターンを形成す
る工程も、該多結晶シリコン・？ターンをマスクとして
前記薄い酸化膜をエツチングすることにより前記保護装
置用素子領域表面を露出させる工程と、前記多結晶シリ
コン・やターンをマスクとする不純物の高感度ドープに
より前記低、η’１９１１不純物領域に一部取り囲まれ
てこれに接合した基板とは逆導電型の高濃度不純物領域
を形成する工程と、該高濃度不純物領域における前記低
濃度不純物領域に取り囲まれた部分にメーミックコンタ
クトした入力または出力配Ｒ層を形成する工程とを具備
したことを特徴とするものである。

上記本発明の製造方法は現在性なわれているＭＯ８型半
導体装置の多結晶シリコンデートプロセスに特に適合す
る。即ち、前記多結晶シリコン／？ターンはケ゛−ト電
極の形成と同時に行なうことができ、また前記不純物の
低濃度イオン注入は所謂チャンネルインプラと同時に行
なうことができる。更に、前記高濃度不純物領域はソー
スおよびドレイン領域と同時に形成することができる。

従って、従来の多結晶シリコンケ゛−トプロセスに大き
な変更を加えることなく基本的には全く同様のプロセス
で実施することができる。

〔発明の実施例〕

以下、本発明をＭＯ８型半導体装置に適用した実施例を
説明する。

第３図（Ａ）は本発明の一実施例になるＭＯ８型半導体
装置の入力保護装置部分を示す平面図、第３図（Ｉ３）
は同図（Ａ）のＢ−Ｂ線に沿う断面図である。

これらの図において、１１はＰ型シリコン基板である。

該ｐ型シリコン基板１ノの表面にはフィールド酸化膜１
２が選択的に形成され、該フィールド酸化膜１２により
入力保護装置用の素子領域が分前されている。また、フ
ィールド酸化膜１２下のｐ型シリコン基板１ノにはｐ型
のチャンネルストッ・や領域１３が形成されている。

フィールド酸化膜１２で分離された入力保護装置用素子
領域にはｎ＋型の昼濃度不純物領域１４が形成されてい
る。該高濃度不純物領域１４の図示しない右端部には多
結晶シリコン層からなる内部配線かダイレクトコンタク
トされており、この内部配線は他の素子領域に形成され
たＭＯ８トランジスタのケ゛−ト電極に接続されている
。

他方、高濃度不純物領域１４の左端部近傍には、その内
縁に沿ってこれを取り囲みかつこれに接合したｎ−型の
低濃度不純物領域１５が形成されている。この結果、ｐ
型のチャンネルストツノ９領域１３はｎ−型の低濃度不
純物領域１５が形成された部分ではこれと接合し、その
他の部分で１”＋’、　ｎ　”型の高濃度不純物領域１
４と接合、している。

前記低濃度不純物領域１５の表面は薄い酸化膜１６で被
覆され、更にその上にはフィールド酸化膜１２上に亘る
多結晶シリコン・ぞターン１７が形成されている。この
多結晶シリコンパターン１７は薄い酸化膜１６で覆われ
ていない高濃度不純物領域１４の縁部まで延設され、該
不純物領域１４にダイレクトコンタクトされている。

そして、ＣＶＤ　−ｓｔｏ２ｇからなる層間絶縁膜１８
が全面に形成され、その上にアルミニウム膜・母ターン
からなる入力配線層１９が形成されてい−る。該入力配
線層１９はコンタクトホール２０を介して高濃度不純物
領域１４における低濃度不純物領域１５で取り囲まれた
部分にオーミックコンタクトされている。なお、後述す
るように前記薄い酸化膜１６および多結晶シリコン・Ｐ
ターン１７は製造方法的に意義のあるもので、装置とし
ての機能的な意味はない。

上記構成からなる入力保護装置では、ラージ電圧が印加
されたときに最もブレークダウンを起こし易い入力配線
層１９との１−ミックコンタクト部分近傍に低濃度不純
物領域１５が形成されているため、この部分のサージ印
圧は次の理由により顕著に向上されている。即ち、第１
にはこの部分でブレークダウンを生じる接合は低濃度不
純物領域１５とチャンネルストッ・や領域１３とのｎ／
ｐ接合であり、この降伏１Ｌ圧は従来のｎ／ｐ接合より
も高いから、この部分で局部的に生じるブレークダウン
が抑制されるからである。第２の理由はｎ−型の低濃度
不純物領域１５のシート抵抗が極めて高いため、もしこ
の部分に局部的なブレークダウンを生じたとしても、低
濃度不純物領域１５を通して流れる電流はその高抵抗値
によって制限されるからである。従って、従来のように
局部的にブレークダウンを生じた部分に年中的に大電流
が流れてｐｎｎ会合破壊されるのを防止することができ
る。

このような作用を有するｎ−型の低濃度不純物領域１５
を設けた結果、相対的に抵抗値が小さくなった高濃度不
純物領域１４はその全域が周１ノ目条件に依存すること
なく利用され、保護抵抗としての本来の機能を充分に果
たすことができる。

なお、低濃度不純物領域１５で囲まれていない部分にお
いては、第３図（Ａ）に併記した等価回路に示すように
高濃度不純物領域１４は従来同様に保誇ダイオードとし
て機能する。こうして上記実施例のＭＯ８型半導体装置
では改善された入力保護装置の寄与によって安定した高
いサージ耐圧が得られる。

第４図は本発明の他の実施例を示す第３図（Ｂ）同様の
断面図である。この実施例ではｎ−型の低濃度不純物領
域１５とｐ型のチャンネルストッ／ｌ−領域１３と、の
間にｐ−型領域２ノを介在させたもので、その他の構成
は総て第３図（Ａ）　（Ｂ）の実施例と同様である。こ
の実施例によれば保護不純物領域周縁のｐｎ接合がｎ／
ｐ−接合になるためにその部分の降伏電圧が更に向上し
、上述したと同様のよシ大きな効果が得られる。

なお、本発明は上記実施例のようにチャンネルストッパ
領域１３を保護不純物領域１４．１５に接合して設ける
場合に最も効果的であることは既に述べたところから明
らかであるが、チャンネルストッパ領域１３を離間して
形成する場合にも基本的にｌ−１同様の効果が得られる
。

また、既述のように薄い酸化膜１６および多結晶シリコ
ン・Ｐターン１７は基本的にｄ、不要なものであるから
、これらはなくでもよい。多結晶ノリコンパターン１７
を設ける場合でも、これは高濃度不純物領域１４とタイ
レフ［コンタクトさせる必要はなく、フローティング状
態で形成してもよい。

更に、本発明の適用範囲は上記のｎチャンネルＭＯ８型
半導体装置に限定されるものではなく、例えばｐチャン
ネルＭＯ８型半導体装置および相補型ＭＯ８半導体装置
等、拡散抵抗を人出方保内に用いた総ての半導体装置に
適用することができる。

次に、第Ｓ図（Ａ）〜（Ｇ）を参照して本発明による製
造方法の一実施例を説明する。この実施例−第３図（Ａ
）　（Ｂ）のＭＯ８型半導体装置の製造に適用したもの
である。

（１）まず、（１（Ｈｌ）　ｐ型シリコン基板１１表面
を熱酸化して全面に５１０２膜３ノを形成した後、核Ｓ
　Ｉ　Ｏ２膜３ノを介して入力保護装置用素子領域予定
部上を覆うシリコン窒化膜ｉ’？ターン３２を形成する
。続いて、シリコン窒化膜パターン３２をズロッキング
マスクとしでボロンのイメン注入を行ない、ジ型のチャ
ンネルストッパ領域１３を形成する（第５図（Ｎ図示）
。

なお、この工程と同時にＭＯ８型トランノスタ用素子領
域等の他の素子領域予定部および拡散配線領域予定部上
にもシリコン窒化膜パターン３２を形成する。

（１１）次に、シリコン窒化膜パターン３２を耐酸化性
マスクとする選択的ウェット酸化を行ない、ｊＩ？いフ
ィールド酸化膜１２を形成して入力保護装置用素子領域
を分離する。続いてシリコン望化膜ノ９ターン３２およ
び５Ｉ０２膜３ノを除去し、新たにケ゛−ト酸化膜とな
る薄い酸化膜１にのとき、Δ１０Ｓ型トラン、・スタ等
のための素子領域も同時に分離形成され、子の表面はケ
゛−ト酸化膜となる薄い酸化膜１６で覆われる。

（ｉｉｉ）　　次に、Ｒ’ｌＯ３型トランジスタ用素子
領域にトランジスタの閾値電圧を制御するだめのチャン
ネルインプラ（燐の低濃度イメン注入）を行なう。この
とき、入力保護装置用素子領域にも同時にイオン注入し
−Ｃｎ−型の低濃度不純物領域１６を形成する（第５図
（Ｃ）図示）。

（ｉψ　次に、ケ゛−ト′Ｆ１極配線層の材料である多
結晶シリコン７６ｉ　３３　Ａ全面に堆積゛する（第５
図（１））図示）。

なお、これに先立ってケ゛−ト電極自己線層等の多結晶
ンリコンパ′クーンと拡散層との間の埋込みコンタクト
を形成する部分では予め轡い酸化膜１６にコンタクトホ
ールを開孔シでおく。

（■）　　次に、馬具蝕刻法により多結晶シリコン層３
３をパターンニングすることによ＃）ダート電極、配線
／ｌクーンを形成すると同時に、入力保１７を形成する
。（第５図（匂図示）。

Ｍ　　次に、全面に燐添加シリコン酸化膜３４を堆積し
た後、これを拡散源として入力保護装置用菓子領域に燐
を高濃度拡散する。このとき、多結晶シリコンパターン
１７が拡散をブロックするため、多結晶シリコン・タタ
ーン１７で覆われていない部分にのみｐ′型の＋４＋　
ｕｋ度不純物領域１４が形成される。従って、形成され
た高濃度不純物領域１４は多結晶シリコン・ゼターン１
７の下刃領域において低濃度不純物領域１５で取り囲ま
れ、かつこれに接合して形成される（第５図（Ｆ）図示
）６ なお、これと同時にＭＯ８型トランジスタ用素子領域で
はケ゛−ト電極をマスクとしてｎ型のソース領域および
ドレイン領域が自己整合的に形成される。

（１０次に、燐添加シリコン酸化膜３４を除去した後、
全面に層間絶縁膜としてＣＶＤ　−５ｉｎ２膜１９を堆
積する。続いてコンタクトホールの開化、アルミニウム
膜の蒸着および・ぞターンニングを行なって入力配線層
１９その他のアルミニウム配線・？ターンを形成し、第
３図（Ａ）　（ＩＩ）のＭＯ８型半導体装置を得る（第
５図（Ｇ）図示）。

上述したとζろから明らかなように、上記実施例の製造
方法によれば従来の多結晶シリコンケゞ−ドア０ロセス
によるＭＯ８型半導体装置の製造工程に基本的な変更を
加えることなく第３図（Ａ）（Ｂ）のＭＯ８型半導体装
置を得ることができる。

〔発明の効果〕

以上詳述したように、本発明によればザージ面」圧が顕
著に改善された半導体装置およびその好適な製造方法を
提供できるものである。

【図面の簡単な説明】

第１図（Ａ）はＭＯ８型半導体装置における従来の入力
保護装置を示す平面図、第１図（Ｂ）は同図（Ａ）のＢ
−Ｂ線に沿う断面図、第２図（Ａ）は第１図（Ａ）（Ｂ
）の入力保護装置における問題点を説明するだめの拡大
平面図であり、第２図（Ｂ）は同図＜Ａ）のＢ−Ｂ線に
沿う断面図、第３図（Ａ）は本発明の一実施例になる半
導体装置の入力保護装置部分を示す平面図、第３図（Ｂ
）は同図（Ａ）のＢ−Ｂ線に沿う町１面図、第４図は本
発明の他の実施例を示す断面図、第５図（Ａ）〜（Ｇ）
は本発明の一実施例になる半導体装置の製造工程を示す
断面図である０１１・・・ｐ型シリコン基板、１２・・
・フィールド酸化膜、１３・・・チャンネルストッ・ぞ
領域、１４・・・高濃度不純物領域、１５・・・低濃度
不純物領域、１６・・・薄い酸化膜、１７・・・多結晶
シリコンパターン、１８・・・層間絶縁膜、１９・・・
入力配線層、２０・・・コンタクトホール、３１・・・
５ｉ０２膜、３２・・・シリコン窒化膜パターン、３３
・・・多結晶シリコン層、３４・・・燐添加シリコン酸
化膜。 出願人代理人　弁理士　鈴　江　武　彦区　　　　　　
　　　　区 寸　　　　　　　　　　　　　　　　　■６　　１１　
＜ ＾　　　　　　　　　　　　　　　　　＾の　　　　　
　　　　　０ ζ−Ｎ２ 区 Ｕ）　　　　　〆− ＯＬＬＩ ｗ＆″′− り

Claims (3)

【特許請求の範囲】
1. （１）−導電型の半導体基板と、該半導体基板表層に設
   けられた基板に対して逆導電型の高濃度不純物領域と、
   該高濃度不純物領域の一端部に接続された入力または出
   力配線層および他端部に接続された内部配線層とを具備
   した半導体装置において、前記高濃度不純物領域と内部
   配線層とのオーミックコンタクト部分近傍を除いて、こ
   の高濃度不純物領域と同導電型の低濃度不純物領域を高
   濃度不純物領域における少なくとも前記入力または出力
   配線層との接続部分近傍を取り囲み且つこれに接合して
   形成したことを特徴とする半導体装置。
2. （２）−導電型の半導体基板の表面に選択的に厚いフィ
   ールド酸化膜を形成することにより該フィールド酸化膜
   で分離された複数の素子領域を形成する工程と、入力ま
   たは出力保護装置用素子領域の表面に薄い酸化膜を形成
   する１ニ稈と、前記作置装置用素子領域に選択的に不純
   物の低濃度イオン注入を行なうことにより保諦装置用素
   子領域の少なくとも一端部内縁に基板とは逆導電型の低
   濃度不純物領域を形成する工程と、前記薄い酸化膜を介
   してこの低濃度不純物領域上を覆う多結晶シリコンミ９
   ターンを形成する工程と、該多結晶シリコンパターンを
   マスクとして前記薄い酸化膜をエツチングすることによ
   シ前記装置用素子領域表面を露出させる工程と、前記多
   結晶シリコン層をマスクとする不純物の高濃度ドープに
   よシ前記低濃度不純物領域に一部取り囲まれてこれに接
   合した基板とは逆導電型の高濃度不純物領域を形成する
   工程と、該高濃度不純物領域における前記低濃度不純物
   領域　　　：に取り囲まれた部分に接続した入力または
   出力配線層を形成する工程とを具備したことを特徴とす
   る半導体装置の製造方法。
3. （３）　　前記畜い酸化膜をＭＯ８型トラン・ゾスタの
   ケ゛−ト酸化膜と同時に形成し、前記低濃度不純物領域
   の形成をＭＯＳ型トランジスタのチャンネルインプラ工
   程と同時に行ない、また前記多結晶シリコンノターンの
   形成をＭＯＳ型トランジスタのダート電極形成と同時に
   行なうことを特徴とする特許請求の範囲第（？）項記載
   の半導体装置の製造方法。