JPS5955044A - トランジスタスタツク - Google Patents
トランジスタスタツクInfo
- Publication number
- JPS5955044A JPS5955044A JP16628382A JP16628382A JPS5955044A JP S5955044 A JPS5955044 A JP S5955044A JP 16628382 A JP16628382 A JP 16628382A JP 16628382 A JP16628382 A JP 16628382A JP S5955044 A JPS5955044 A JP S5955044A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- load
- transistor
- transistors
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は・、直流電源から・負荷に供給される電力を
効率良く制御するトランジスタス・タックに関するもの
で娶る。 。
効率良く制御するトランジスタス・タックに関するもの
で娶る。 。
第１図は従来のこの種トランジスタスタックの構造の一
例を示す図で・、第２図は第１図に示すトランジスタス
タックの回路構成の一例を示す図である。第１図及び第
２図において、、′Ｓはトランジスタスタックイ以下、
スタック・と呼ぶ。Ｌ、ＴＲ１及び’ｒｌ’Ｌ２は第１
及び第２のトランジスタ、Ｄｌ及びＤ２は第１及び第２
・のダイオード、（１）及び（３）は第１及び第２のト
ランジスタＴＲＩ、ＴＦＬ・２のコレクタ電極、（２）
及び（４）は第□１及び第２のトランジスタＴＲ１，Ｔ
Ｒ２のエミッタ電極、（抛）及び（５ｂ）は第１及び第
２の絶縁板、 （６ａ）及び・（６ｂ）は第１及び第２
の押え板、 （７ａ）〜（７ｃ）はそれぞれ第１のト
ランジスタＴＲ１のコレクタ電極（１）、第１のトラン
ジス・りＴ１Ｒ１のエミッタ電極（２）、第２のトラン
ジスタＴＲ２のエミッタ電極（４）に分布して存在する
浮遊インダクタンス、（８）は負荷（例えば直流モータ
） 、 （９）は直流電源である。次忙この□ように構
成された従来のスタックＳについてその構造及び動作を
説明するが、ことでは（１）、 （２） ’、 ＋３１
、１４）をそれぞれ第１のコレ、クタ電極、第１のエ
ミッタ 。
例を示す図で・、第２図は第１図に示すトランジスタス
タックの回路構成の一例を示す図である。第１図及び第
２図において、、′Ｓはトランジスタスタックイ以下、
スタック・と呼ぶ。Ｌ、ＴＲ１及び’ｒｌ’Ｌ２は第１
及び第２のトランジスタ、Ｄｌ及びＤ２は第１及び第２
・のダイオード、（１）及び（３）は第１及び第２のト
ランジスタＴＲＩ、ＴＦＬ・２のコレクタ電極、（２）
及び（４）は第□１及び第２のトランジスタＴＲ１，Ｔ
Ｒ２のエミッタ電極、（抛）及び（５ｂ）は第１及び第
２の絶縁板、 （６ａ）及び・（６ｂ）は第１及び第２
の押え板、 （７ａ）〜（７ｃ）はそれぞれ第１のト
ランジスタＴＲ１のコレクタ電極（１）、第１のトラン
ジス・りＴ１Ｒ１のエミッタ電極（２）、第２のトラン
ジスタＴＲ２のエミッタ電極（４）に分布して存在する
浮遊インダクタンス、（８）は負荷（例えば直流モータ
） 、 （９）は直流電源である。次忙この□ように構
成された従来のスタックＳについてその構造及び動作を
説明するが、ことでは（１）、 （２） ’、 ＋３１
、１４）をそれぞれ第１のコレ、クタ電極、第１のエ
ミッタ 。
電極１．第２のコレ冬ぞ竺極、第２のエミッ、り電・
、、′・ ： ・−・
ニー・ 、、。
、、′・ ： ・−・
ニー・ 、、。
極と呼ぶことにする。□
従来のスタックＳ Ｑ、ｌ、造は、第１図のようになっ
ており、順に第１の押え板（６ａ） 、第１の絶縁
□、 リ − 。
ており、順に第１の押え板（６ａ） 、第１の絶縁
□、 リ − 。
板（５ａ） 、第１の工さツ≧、、、電、、！（艷第１
のトランジスタＴＲ，１、第１のコレクタ電極（１）、
第１のダイ穿−ドＤＩ、第２のコレクタ電極（３）、第
２のトランジスタＴ 、Ｒ，２，７第２のエミッタ電極
（４）′１．．．．璽、、１ 、 ′： 、第２のダイオ−）’Ｄ、、、ぞ、、、ｉ、竺、１の工
すフ電極い（２）、第２の絶縁板（５ｂ） 、＋第、、
２．．の押え板（６ｂ）がボルト等の機械的締結力で固
、定さ些ている。
のトランジスタＴＲ，１、第１のコレクタ電極（１）、
第１のダイ穿−ドＤＩ、第２のコレクタ電極（３）、第
２のトランジスタＴ 、Ｒ，２，７第２のエミッタ電極
（４）′１．．．．璽、、１ 、 ′： 、第２のダイオ−）’Ｄ、、、ぞ、、、ｉ、竺、１の工
すフ電極い（２）、第２の絶縁板（５ｂ） 、＋第、、
２．．の押え板（６ｂ）がボルト等の機械的締結力で固
、定さ些ている。
、次に動作を説明すソ、と、この、ネタツクＳは、・第
２図のように、直流電源（９）に接続され、負荷（８）
に供給される電力をトランジスタＴＲ，１，Ｔ）’Ｌ２
のオンオフの繰返しで制御するものである。但し、オン
とは導通状態、オフとは非導通状態を意味し、負荷（８
）に供給される電力の平均値は、トランジスタＴＲ１，
、ＴＲ２のオンオフの周期Ｔのうちオンの時間を’Ｉ’
ｏｎ、オフの時間を：、・Ｔｏｆｆとすると、 Ｔ ｏ
ｎ ／ Ｔ （Ｔ＝Ｔ ｏｎ ＋Ｔ 。
２図のように、直流電源（９）に接続され、負荷（８）
に供給される電力をトランジスタＴＲ，１，Ｔ）’Ｌ２
のオンオフの繰返しで制御するものである。但し、オン
とは導通状態、オフとは非導通状態を意味し、負荷（８
）に供給される電力の平均値は、トランジスタＴＲ１，
、ＴＲ２のオンオフの周期Ｔのうちオンの時間を’Ｉ’
ｏｎ、オフの時間を：、・Ｔｏｆｆとすると、 Ｔ ｏ
ｎ ／ Ｔ （Ｔ＝Ｔ ｏｎ ＋Ｔ 。
、、ｆ、す、に比例する。また、ダイオードＤＩ、Ｄ２
ニー・−Ｊｌ・・１−： は、１トランジスタＴＲＩ、ＴＲ２がオフした時□、に
魚・荷（８）に流れてい光電流を還流させるための■、
モのである。ここで電流の流、朴につりで、詳しく説明
する。トランジスタＴＲ，１，ＴＲ２がともにオンの場
合、直流電源（９）により第１のコレクタ電極（１）、
第２のエミッタ電極（４）間に電圧が印加されているの
で、負荷（８）に供給される電流は、：、第１のコレク
タ電極（１）から第１のトランジスタＴＲＩ、第１の刊
ミッタ電警（２）１．負荷（８）、第２のコレクタ電極
ｔａ＋ 、、 笹２の叶う、ン・ジスタＴＲ２を経て第
２のエミッ・り電極・（４）に流れ今。この時、第１の
・トランジスタＴＲ’ｌがオフしたとすると、負荷（８
）に流れていた電流は、第２のコレクタ電極（３）、第
２のトランジスタＴＲ２，第２のエミッタ電極（４）、
第２のダイオードＤ２．第１のエミッタ電極（２）を経
て還流する。（これは、第２のトランジスタＴＲ２がオ
フした場合も同様である。）しかし、第１のエミッタ電
極（２）は第１図のような形状、を有しているのでそこ
に分布して・存在する浮遊イツダク、、タンス・（７ｂ
）・、を無視することができず、上記電極（２）に単位
時間当シの電流変化分に比例する。太き・なサージ電圧
が発生する。また、直流電源（９）に接続されている第
１のコレクタ電極（１）と第２のエミッタ電極（４）は
、第１のダイオ、←下Ｄ１．第・２のコレクタ電極（３
）、第２のトランジス、りＴＲ１’２の、厚みに相当す
る間隔をもって平行に配置されているので。
ニー・−Ｊｌ・・１−： は、１トランジスタＴＲＩ、ＴＲ２がオフした時□、に
魚・荷（８）に流れてい光電流を還流させるための■、
モのである。ここで電流の流、朴につりで、詳しく説明
する。トランジスタＴＲ，１，ＴＲ２がともにオンの場
合、直流電源（９）により第１のコレクタ電極（１）、
第２のエミッタ電極（４）間に電圧が印加されているの
で、負荷（８）に供給される電流は、：、第１のコレク
タ電極（１）から第１のトランジスタＴＲＩ、第１の刊
ミッタ電警（２）１．負荷（８）、第２のコレクタ電極
ｔａ＋ 、、 笹２の叶う、ン・ジスタＴＲ２を経て第
２のエミッ・り電極・（４）に流れ今。この時、第１の
・トランジスタＴＲ’ｌがオフしたとすると、負荷（８
）に流れていた電流は、第２のコレクタ電極（３）、第
２のトランジスタＴＲ２，第２のエミッタ電極（４）、
第２のダイオードＤ２．第１のエミッタ電極（２）を経
て還流する。（これは、第２のトランジスタＴＲ２がオ
フした場合も同様である。）しかし、第１のエミッタ電
極（２）は第１図のような形状、を有しているのでそこ
に分布して・存在する浮遊イツダク、、タンス・（７ｂ
）・、を無視することができず、上記電極（２）に単位
時間当シの電流変化分に比例する。太き・なサージ電圧
が発生する。また、直流電源（９）に接続されている第
１のコレクタ電極（１）と第２のエミッタ電極（４）は
、第１のダイオ、←下Ｄ１．第・２のコレクタ電極（３
）、第２のトランジス、りＴＲ１’２の、厚みに相当す
る間隔をもって平行に配置されているので。
上記２種の電極（庄、（４）に分布して存在する浮遊イ
ンダクタンス（７ａ）、 （７Ｃ）も無視できず、ここ
にも大きなサージ電圧：が発生す・る。このサー・ジ、
電圧のためにトランジスタ’Ｉ’ ＩＢ、 ） 、、あ
るいはＴＲ２が破壊する恐れかあ、るので：、従来のス
・タラ久Ｓは、これを防止するための特別な保護回路が
必要であるという欠点があった。。
ンダクタンス（７ａ）、 （７Ｃ）も無視できず、ここ
にも大きなサージ電圧：が発生す・る。このサー・ジ、
電圧のためにトランジスタ’Ｉ’ ＩＢ、 ） 、、あ
るいはＴＲ２が破壊する恐れかあ、るので：、従来のス
・タラ久Ｓは、これを防止するための特別な保護回路が
必要であるという欠点があった。。
この発明は、このような従来のス・タックＳの欠点を改
善するた・めになさ・れた、、、もＱ、で、トラン・ジ
スタ・’ｒＲ，１，Ｔ・Ｒ′２がオフした時に新たに電
流が流れる箇所及び電流が還流で：き・な、い箇所：に
分布して存在する浮遊□インダクタンスを無視できる程
度に小さくするような構造゛のス久ツ久Ｓを提供するも
のである。
善するた・めになさ・れた、、、もＱ、で、トラン・ジ
スタ・’ｒＲ，１，Ｔ・Ｒ′２がオフした時に新たに電
流が流れる箇所及び電流が還流で：き・な、い箇所：に
分布して存在する浮遊□インダクタンスを無視できる程
度に小さくするような構造゛のス久ツ久Ｓを提供するも
のである。
第８図はこの発明によるトランジスタスタックＳの構造
の一例を示す図、第４図″は上記トランジスタスタック
Ｓの回路構成の一例を示す図で、以下、構１造及び動作
について説明する。
の一例を示す図、第４図″は上記トランジスタスタック
Ｓの回路構成の一例を示す図で、以下、構１造及び動作
について説明する。
け第３図及び第４図において（５ｃ）は第８の絶縁板’
、 （１ｉ（ｌａ）及び（１６ｂ）ｔｌ：”第１及び
第２′のスペーサで、・この発明によるスタック′Ｓは
第８図のような構造になっている６順に、第１の押え板
（・６ａ）・、第１の□絶・縁板（５ａ） ′、第１の
エミッタ電極（２１，第１の□トラ、ンジスタＴＲＩ、
第１□のコレクタ電極（ｔ）”； ｌ第８の絶縁板（５
Ｃ）−第２の工・ミッタ電極（４）、第２のトランジス
タＴＲ２，第′２のコレクタ電極（３）、第２の絶縁板
（５ｂ） 、第２′の押え板（６ｂ）が配置され、第１
のエミ・ツタ・電極′（２）第２のエミッタ電極・（４
）間に第：′２のダイオードＤ２と第″２のスペーサ（
ｔａｂ＞を□挿入し、第１のコレクタ電極＋１１第２の
コレクタ電極（３）間に第１のスペ−サ（１０ａ）と第
１のダイオード□Ｄ１を挿入することによって構成され
た素子群をボルト等による機械的締結力で固定しイいる
。次に勢作について呼量すると、この発明によるス≧ツ
クＳは、第４図のよう１に直流電源（９）に接続−訃、
負荷（８）に供給される電力をトランジスタＴＲＩ、Ｔ
Ｒ２のオンオフの繰返しで制御して帆る。電流の流れと
しては従来のスタックＳと全く同様であるが、ダイオー
ドＤＩ、Ｄ２とトランジスタＴＲＩ、ＴＲ２とを接続す
る４種の電極を可能な限り最短にした構造であるので１
例えば、負荷に電流が流れている状況下で第１のトラン
ジスタＴＲＩがオフした時に第１のエミッタ電極（２）
において新たに電流系流れる箇所に分布して存在すΣ浮
遊インダクタンス（７ｂ）を無視できる程度に小さくす
ることができる。また、直流電源（９）に接□続された
第１のコレクタ電極（１）と第２のエミッタ電極（４）
は、第８の絶縁板（５ｃ）の厚みだけの間隔で平行に配
置されているので、、上記２種の電極＋１１ 、 （４
１に分布しぞ存在する浮遊インダクタンス（７ａ）、
（７ｃ）も無視でき石程度に小さく（４）に発生するす
←ジ、電ｉ抑え、るこ仁ができるので、特別な保−回路
□がなくてもとのサージ電圧によってトラざジスタＴＲ
Ｉ、φＲ２が破壊することはないらまた。サージ電画を
抑スることは熱として放１されていたエネ場ギを低減す
ることができる坐為ら、スタックＳとして←、負負荷８
） ＜’供給される電力を効率良く制御す乞ことができ
る。 □ 以十のように、この発明によるトランジスタスタックＳ
では、トランジスタＴＲＩ、ＴＲ２とダイオードＤｉ、
Ｄ２あるいはダイオードＤ１’、Ｄ２に接続されたスペ
ーサ（１０ａ）、 （１０ｂ）を接続する４種の電極（
１１、＋２１ 、 （３１、（４１を可能なＶ！シ：最
短にし、かつ、第１のコレクタ電極（１）と第２′のエ
ミッタ電極（４）を最小の藺隔で平行□に配置すること
によって、サージ電圧に起、因±るトランジスタＴＲＩ
、ＴＲ２の破壊防止のための特別な保護回路を不要にす
るだけでなく、負荷（８）に供給される電力を効率良く
制御することができるという利点がある。
、 （１ｉ（ｌａ）及び（１６ｂ）ｔｌ：”第１及び
第２′のスペーサで、・この発明によるスタック′Ｓは
第８図のような構造になっている６順に、第１の押え板
（・６ａ）・、第１の□絶・縁板（５ａ） ′、第１の
エミッタ電極（２１，第１の□トラ、ンジスタＴＲＩ、
第１□のコレクタ電極（ｔ）”； ｌ第８の絶縁板（５
Ｃ）−第２の工・ミッタ電極（４）、第２のトランジス
タＴＲ２，第′２のコレクタ電極（３）、第２の絶縁板
（５ｂ） 、第２′の押え板（６ｂ）が配置され、第１
のエミ・ツタ・電極′（２）第２のエミッタ電極・（４
）間に第：′２のダイオードＤ２と第″２のスペーサ（
ｔａｂ＞を□挿入し、第１のコレクタ電極＋１１第２の
コレクタ電極（３）間に第１のスペ−サ（１０ａ）と第
１のダイオード□Ｄ１を挿入することによって構成され
た素子群をボルト等による機械的締結力で固定しイいる
。次に勢作について呼量すると、この発明によるス≧ツ
クＳは、第４図のよう１に直流電源（９）に接続−訃、
負荷（８）に供給される電力をトランジスタＴＲＩ、Ｔ
Ｒ２のオンオフの繰返しで制御して帆る。電流の流れと
しては従来のスタックＳと全く同様であるが、ダイオー
ドＤＩ、Ｄ２とトランジスタＴＲＩ、ＴＲ２とを接続す
る４種の電極を可能な限り最短にした構造であるので１
例えば、負荷に電流が流れている状況下で第１のトラン
ジスタＴＲＩがオフした時に第１のエミッタ電極（２）
において新たに電流系流れる箇所に分布して存在すΣ浮
遊インダクタンス（７ｂ）を無視できる程度に小さくす
ることができる。また、直流電源（９）に接□続された
第１のコレクタ電極（１）と第２のエミッタ電極（４）
は、第８の絶縁板（５ｃ）の厚みだけの間隔で平行に配
置されているので、、上記２種の電極＋１１ 、 （４
１に分布しぞ存在する浮遊インダクタンス（７ａ）、
（７ｃ）も無視でき石程度に小さく（４）に発生するす
←ジ、電ｉ抑え、るこ仁ができるので、特別な保−回路
□がなくてもとのサージ電圧によってトラざジスタＴＲ
Ｉ、φＲ２が破壊することはないらまた。サージ電画を
抑スることは熱として放１されていたエネ場ギを低減す
ることができる坐為ら、スタックＳとして←、負負荷８
） ＜’供給される電力を効率良く制御す乞ことができ
る。 □ 以十のように、この発明によるトランジスタスタックＳ
では、トランジスタＴＲＩ、ＴＲ２とダイオードＤｉ、
Ｄ２あるいはダイオードＤ１’、Ｄ２に接続されたスペ
ーサ（１０ａ）、 （１０ｂ）を接続する４種の電極（
１１、＋２１ 、 （３１、（４１を可能なＶ！シ：最
短にし、かつ、第１のコレクタ電極（１）と第２′のエ
ミッタ電極（４）を最小の藺隔で平行□に配置すること
によって、サージ電圧に起、因±るトランジスタＴＲＩ
、ＴＲ２の破壊防止のための特別な保護回路を不要にす
るだけでなく、負荷（８）に供給される電力を効率良く
制御することができるという利点がある。
なお０以上の説明においてはトランジスタの個数が２個
の場合を例に説明したが、トランジスタの個数は２個に
限らないことは言うまでもない。
の場合を例に説明したが、トランジスタの個数は２個に
限らないことは言うまでもない。
第１図は従来のトランジスタスタックの構造の一例を示
す図、第２図は従来のトランジスタスタックの回路構成
の一例を示す図、第８図はこの発明によるトランジスタ
スタックの構造の一例を示す図、第４図はこの発明によ
るトランジスタスタックの回路構成の一例を示す図であ
る。 図中、Ｓはトランジスタスタック、ＴＲＩ及びＴＲ２は
第１及び第２のトランジスタ、ＤＩ及びＤ２は第１及び
第２のダイオード、（１）及び（３）は第１及び第２の
トランジスタのコレクタ電極、（２）及び（４）は第１
及び第２のトランジスタのエミッタ電極、 （５ａ）
〜（５ｃ）は第１〜第８の絶縁板、 （６ａ）及び（
６ｂ）は第１及び第２の押え板、（７ａ）、 （７ｂ）
、 （７ｃ）はそれぞれ上記電極＋１１ 、 ［２１、
（４１に分布して存在する浮遊インダクタンス、（８）
は負荷、（９）は直流電源、 （１０ａ）及び（１０
ｂ）はスペーサである。なお１図中同一あるいは相当部
分に同一符号を付して示しである。 代理人 葛 野 信 − ：、 第１図。 第 ３ 図 、１ ： 、第４図、、。 Ｌ 、 −−７’：ｊ
す図、第２図は従来のトランジスタスタックの回路構成
の一例を示す図、第８図はこの発明によるトランジスタ
スタックの構造の一例を示す図、第４図はこの発明によ
るトランジスタスタックの回路構成の一例を示す図であ
る。 図中、Ｓはトランジスタスタック、ＴＲＩ及びＴＲ２は
第１及び第２のトランジスタ、ＤＩ及びＤ２は第１及び
第２のダイオード、（１）及び（３）は第１及び第２の
トランジスタのコレクタ電極、（２）及び（４）は第１
及び第２のトランジスタのエミッタ電極、 （５ａ）
〜（５ｃ）は第１〜第８の絶縁板、 （６ａ）及び（
６ｂ）は第１及び第２の押え板、（７ａ）、 （７ｂ）
、 （７ｃ）はそれぞれ上記電極＋１１ 、 ［２１、
（４１に分布して存在する浮遊インダクタンス、（８）
は負荷、（９）は直流電源、 （１０ａ）及び（１０
ｂ）はスペーサである。なお１図中同一あるいは相当部
分に同一符号を付して示しである。 代理人 葛 野 信 − ：、 第１図。 第 ３ 図 、１ ： 、第４図、、。 Ｌ 、 −−７’：ｊ
Claims (1)
- 複数、個のト・、ラインスタと・、複数、個の、ダイオ
ードと、上記トランジスタと上記、ダイオード間を接続
する。複数個の電極とかち構成さ訃たトランジス：タス
・タックにおいて、上記電極のうち電源に直接又は間接
に接続される２個の電極を薄い絶縁物そはさみ互いに対
置させ、さらにこの２個の電極と複数個のトランジスタ
と沙、数個のダイオードを負荷・に直接又紘間接に接続
される互いに対置された別の、２個の電極ではさ・み、
上記４個の電極に分布して存在する浮遊イン、ダ・スタ
ックを軽減したことを特徴とするトランジスタスタック
。 ・・−、・・１ 、、・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16628382A JPS5955044A (ja) | 1982-09-24 | 1982-09-24 | トランジスタスタツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16628382A JPS5955044A (ja) | 1982-09-24 | 1982-09-24 | トランジスタスタツク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5955044A true JPS5955044A (ja) | 1984-03-29 |
| JPH0328827B2 JPH0328827B2 (ja) | 1991-04-22 |
Family
ID=15828489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16628382A Granted JPS5955044A (ja) | 1982-09-24 | 1982-09-24 | トランジスタスタツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955044A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139563A (ja) * | 1984-06-01 | 1986-02-25 | アントン・ピラ−・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング・ウント・コンパニ−・コマンデイ−トゲゼルシヤフト | 半導体モジユ−ル |
| JP2006166696A (ja) * | 2004-12-09 | 2006-06-22 | Semikron Elektronik Gmbh & Co Kg | 寄生インダクタンスの低下されたパワー半導体モジュール |
| WO2018070343A1 (ja) * | 2016-10-12 | 2018-04-19 | 学校法人早稲田大学 | 半導体装置 |
-
1982
- 1982-09-24 JP JP16628382A patent/JPS5955044A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139563A (ja) * | 1984-06-01 | 1986-02-25 | アントン・ピラ−・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング・ウント・コンパニ−・コマンデイ−トゲゼルシヤフト | 半導体モジユ−ル |
| JP2006166696A (ja) * | 2004-12-09 | 2006-06-22 | Semikron Elektronik Gmbh & Co Kg | 寄生インダクタンスの低下されたパワー半導体モジュール |
| WO2018070343A1 (ja) * | 2016-10-12 | 2018-04-19 | 学校法人早稲田大学 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328827B2 (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103387A (en) | High voltage converter | |
| JP3100136B2 (ja) | 電流形コンバータ／インバータ・ブリッジの過電圧保護装置 | |
| ES8308172A1 (es) | Perfeccionamientos en un circuito de conversion de potencia. | |
| JPH06113454A (ja) | 電源回路 | |
| US5038051A (en) | Solid state modulator for microwave transmitters | |
| JPH0628511B2 (ja) | 切換式電源ユニツト | |
| TW201223104A (en) | DC/DC power converter having active self driving synchronous rectification | |
| US3721836A (en) | Current limited transistor switch | |
| US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
| JPS5955044A (ja) | トランジスタスタツク | |
| JPH02179266A (ja) | ソリッドステート電力制御器 | |
| TW591881B (en) | Motor driving device | |
| JPS61500347A (ja) | 直列トランジスタ・チヨツパ | |
| JPH0733461Y2 (ja) | スイッチング回路 | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JPS58200562A (ja) | トランジスタスタツク | |
| JPS59143356A (ja) | 電力用半導体モジュ−ル | |
| GB2132436A (en) | Darlington transistor switch | |
| JPS5561276A (en) | Multi-output switching system direct current power source | |
| JPH0530162Y2 (ja) | ||
| JPS5858318U (ja) | 静止形タツプ切換装置 | |
| JPH0317471Y2 (ja) | ||
| JP2744015B2 (ja) | 半導体スイツチング装置 | |
| JPH021040Y2 (ja) | ||
| JP2024080885A (ja) | 直流配電システムに用いる整流器の構成 |