JPS5954259A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5954259A JPS5954259A JP57165351A JP16535182A JPS5954259A JP S5954259 A JPS5954259 A JP S5954259A JP 57165351 A JP57165351 A JP 57165351A JP 16535182 A JP16535182 A JP 16535182A JP S5954259 A JPS5954259 A JP S5954259A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- oxide film
- linear transistor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000282330 Procyon lotor Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明ｄ、同一半導体基板」−にインテグレイテッド
インジェクションロジ、り回路（以下、工２Ｌ回路と称
する）と通常のりニアトランノスタを形成して成る半導
体装１西′の製造方法に関する。
インジェクションロジ、り回路（以下、工２Ｌ回路と称
する）と通常のりニアトランノスタを形成して成る半導
体装１西′の製造方法に関する。
同一半導体基板」−に工２Ｌ回路と通常のリニアトラン
ジスタを形成して成る半導体装ｊＭｉを製造する場合、
従来、１２５回路とりニア）・ランジスタは全く同じよ
うな工程で製造されていた。このようにして製造された
半導体装ｊＷｉに於いては、Ｉ２Ｌ回路の各トランジス
タのエミッタ及びペースに共用されるＰ型拡赦層とＮ型
埋込み層との距離は、リニアトランジスタに於けるＰ型
拡散層とＮ ３Ｍ埋込み層との距離に宿しい。
ジスタを形成して成る半導体装ｊＭｉを製造する場合、
従来、１２５回路とりニア）・ランジスタは全く同じよ
うな工程で製造されていた。このようにして製造された
半導体装ｊＷｉに於いては、Ｉ２Ｌ回路の各トランジス
タのエミッタ及びペースに共用されるＰ型拡赦層とＮ型
埋込み層との距離は、リニアトランジスタに於けるＰ型
拡散層とＮ ３Ｍ埋込み層との距離に宿しい。
ところで、リニアトランジスタの１ｍ」圧を高める為に
は、」二連したＰ型拡赦層とＮ型埋込み層との距離を太
きくすることが好−ましい。一方、Ｉ２Ｌ回路について
みた場合、−Ｉ−述したＰ型拡散層とＮ型埋込み層との
距離を大きくすると、Ｐ型拡散層がベースとして作用す
るトランジスタに於いて、ベースからエミッタへの注入
効率が悪くなり、１１Ｌ流増幅率を余り大きくすること
ができない。
は、」二連したＰ型拡赦層とＮ型埋込み層との距離を太
きくすることが好−ましい。一方、Ｉ２Ｌ回路について
みた場合、−Ｉ−述したＰ型拡散層とＮ型埋込み層との
距離を大きくすると、Ｐ型拡散層がベースとして作用す
るトランジスタに於いて、ベースからエミッタへの注入
効率が悪くなり、１１Ｌ流増幅率を余り大きくすること
ができない。
このように、Ｐ型拡散層とＮ型埋込み層との距離、 ｔ
、１、リニアトランジスタの耐圧慣性からみれば大きい
方が好ましいが、工２Ｌ回路の電流増幅率からみれば逆
に小さい方が好捷しい。したがって、上述したようにｆ
）型拡散層とＮ型埋込み層と距離がＩ２Ｌ回路部分とリ
ニアトランジスタ部分とで全く等しくなるよう製造され
てしまう従来の半導体装置では、リニアトランジスタの
１制圧特性がＩ２５回路の電流増幅率のどちらか一方を
犠牲にしなければならなかった。
、１、リニアトランジスタの耐圧慣性からみれば大きい
方が好ましいが、工２Ｌ回路の電流増幅率からみれば逆
に小さい方が好捷しい。したがって、上述したようにｆ
）型拡散層とＮ型埋込み層と距離がＩ２Ｌ回路部分とリ
ニアトランジスタ部分とで全く等しくなるよう製造され
てしまう従来の半導体装置では、リニアトランジスタの
１制圧特性がＩ２５回路の電流増幅率のどちらか一方を
犠牲にしなければならなかった。
この発明は上記の事情に対処すべくなされたもので、す
＝ア１［ランジスタのｍｉｊ圧及びＩ２５回路の電流」
曽幅率の両特性を充分満足しイ↓Ｊるものに設定するこ
とができる半導体装置の製造方法を提供することを目的
とする。
＝ア１［ランジスタのｍｉｊ圧及びＩ２５回路の電流」
曽幅率の両特性を充分満足しイ↓Ｊるものに設定するこ
とができる半導体装置の製造方法を提供することを目的
とする。
この発明は、半導体基板に於いてリニアトランジスタ形
成部分ど■２Ｌ回路形成部分の表面全体にわたって酸化
膜を形成し、次にｔＪ ＝アトランジスタ形成部分の酸
化ハ１冶表１ｒｉｉにのみ窒化シリコン膜を形成し、そ
の後、この窒化シリコン膜が形成された半導体基板を酸
化することによりＩ２Ｌ回路形成部分でｒｊ： Ｊ６！
い酸化シリコン膜が形成されて半導体基板のｊ！−／み
がＷ＃、 くなるのに対し、リニアトランジスタ形成部
分で半導体基板の厚みがほとんど変わらないという状態
が得られることを利用して上記目的をＡｔ戊するように
しだものである。
成部分ど■２Ｌ回路形成部分の表面全体にわたって酸化
膜を形成し、次にｔＪ ＝アトランジスタ形成部分の酸
化ハ１冶表１ｒｉｉにのみ窒化シリコン膜を形成し、そ
の後、この窒化シリコン膜が形成された半導体基板を酸
化することによりＩ２Ｌ回路形成部分でｒｊ： Ｊ６！
い酸化シリコン膜が形成されて半導体基板のｊ！−／み
がＷ＃、 くなるのに対し、リニアトランジスタ形成部
分で半導体基板の厚みがほとんど変わらないという状態
が得られることを利用して上記目的をＡｔ戊するように
しだものである。
以−ド、図面を参照してこの究明の一実施例を詳細に説
明する。第一図に於い−Ｃ３１１（（ＪＩＰ型半樽体基
板である。このＰ型半爵体基＆１１に於いて、図中右側
、つまり相号△で示される部分がリニアトランジスタの
形成１１０域（以下、リニアトランジスタ形成部分と称
する）である。
明する。第一図に於い−Ｃ３１１（（ＪＩＰ型半樽体基
板である。このＰ型半爵体基＆１１に於いて、図中右側
、つまり相号△で示される部分がリニアトランジスタの
形成１１０域（以下、リニアトランジスタ形成部分と称
する）である。
一方、図中左’Ｊ１ｉ 、っ捷り符号Ｐで示をれる部分
がＩ２５回路の形成領域（以下、工２Ｌ回路形成部分と
称する）である。
がＩ２５回路の形成領域（以下、工２Ｌ回路形成部分と
称する）である。
まず、Ｐ型シリコン半導体基板１ノのリニアトランジス
タ形成部分Ａ、１．２Ｌ回路形成部分ＢそれぞれにＮ型
埋込層１２を形成する。次に、リニアトランジスタ形成
部分ＡとＩ２Ｌ回路形成部分Ｂの全体にわたって、Ｐ型
シリコン半導体基板１１の図中上面にＮ型エピタキシャ
ル層１３を成長させる。次に、リニアトランジスタ形成
部分＾とＩ２Ｌ回路形成部分旦の全体にわたって、Ｎ型
エピタキシャル層１３の図中上…Ｉに熱酸化法により薄
い酸化膜１４を形成する。
タ形成部分Ａ、１．２Ｌ回路形成部分ＢそれぞれにＮ型
埋込層１２を形成する。次に、リニアトランジスタ形成
部分ＡとＩ２Ｌ回路形成部分Ｂの全体にわたって、Ｐ型
シリコン半導体基板１１の図中上面にＮ型エピタキシャ
ル層１３を成長させる。次に、リニアトランジスタ形成
部分＾とＩ２Ｌ回路形成部分旦の全体にわたって、Ｎ型
エピタキシャル層１３の図中上…Ｉに熱酸化法により薄
い酸化膜１４を形成する。
次にリニアトランジスタ部分Ａに於いてのみ酸化膜１４
の図中上面に減圧ＣＶＤ法により窒化シリコン膜１５を
形成する。次に、例えば高圧熱酸化法により、酸化シリ
コン膜を成長させるべき処理を施すと、第２図に示すよ
うに、窒化シリコン膜１５で被われていない部分、つま
りＩ２Ｌ回路形成部分Ｂには厚い酸化シリコン膜１６が
形成される。一方、窒化シリコン膜１５で被われている
部分、つまりリニアトランジスタ部分Ａでは、酸化シリ
コン膜１６はほとんど成長せず、上述した薄いｊ漠厚の
酸化膜１４がほぼその−１：ま残る。
の図中上面に減圧ＣＶＤ法により窒化シリコン膜１５を
形成する。次に、例えば高圧熱酸化法により、酸化シリ
コン膜を成長させるべき処理を施すと、第２図に示すよ
うに、窒化シリコン膜１５で被われていない部分、つま
りＩ２Ｌ回路形成部分Ｂには厚い酸化シリコン膜１６が
形成される。一方、窒化シリコン膜１５で被われている
部分、つまりリニアトランジスタ部分Ａでは、酸化シリ
コン膜１６はほとんど成長せず、上述した薄いｊ漠厚の
酸化膜１４がほぼその−１：ま残る。
この後、第３図に示すように、ＣＦ４ガスを用いたドラ
イエツチング法によりコ禮化シリコン膜１５を除去する
とともに、リニアトランジスタ形成部分Ａの薄い酸化膜
１４及び１２Ｌ回路形成部分りに形成された厚い酸化シ
リコン膜１６をＨＦ液を用いたエツチング液により除去
する。次に従来と同じように、選択拡散法によりＰ型絶
縁分離層１７（第３図参照）、Ｎノ）１！拡散層１８（
第４図参照）を形成する。さらに、リニアトランジスタ
及びＩ２５回路を形成する為、リニアトランジスタ形成
部分Ａ及びＩ２Ｌ回路形成部 □分Ｂに対して第４
図に示ず如＜ 、：ｔ’ｊｊｆ ＩＩ”ｅ拡散法により
Ｐ型拡散層１９、Ｎ型拡１１ダ層２０を形成する。その
後、Ａｔ配線を形成することにより、同一半導体基板」
二に通常のリニアトランジスタとＩ２５回路が形成され
た半導体装置が得られる。
イエツチング法によりコ禮化シリコン膜１５を除去する
とともに、リニアトランジスタ形成部分Ａの薄い酸化膜
１４及び１２Ｌ回路形成部分りに形成された厚い酸化シ
リコン膜１６をＨＦ液を用いたエツチング液により除去
する。次に従来と同じように、選択拡散法によりＰ型絶
縁分離層１７（第３図参照）、Ｎノ）１！拡散層１８（
第４図参照）を形成する。さらに、リニアトランジスタ
及びＩ２５回路を形成する為、リニアトランジスタ形成
部分Ａ及びＩ２Ｌ回路形成部 □分Ｂに対して第４
図に示ず如＜ 、：ｔ’ｊｊｆ ＩＩ”ｅ拡散法により
Ｐ型拡散層１９、Ｎ型拡１１ダ層２０を形成する。その
後、Ａｔ配線を形成することにより、同一半導体基板」
二に通常のリニアトランジスタとＩ２５回路が形成され
た半導体装置が得られる。
以上詳述したようにこの実施例は、リニアトランジスタ
形成部分△とｉ２Ｌ回路形成部分旦に酸化膜Ｊ４を形成
し、次にリニアトラン・クスタ形成部分Ａにのみ窒化シ
リコン膜１５を形成し、その後、酸化膜１４及び窒化シ
リコン膜１５の形成された半導体基板を高圧熱酸化する
ようにしたものであるが、このような方法によれば、工
２Ｌ回路形成部分Ｂには厚い酸化シリコン膜１６が形成
されるのに対し、リニアトランジスタ形成部分Ａにはほ
とんど１ソ化シリコン膜１６は形成されない。したがっ
て、この実施例によれば、リニアトラン・ノスタ形成部
分ＡではＮ型エピタキシャル層１，７のＪ’孕みが厚く
、Ｉ２Ｌ回路形成部分ＢではＮ型エビタギンヤル層１３
の厚みが薄い半導体基板が得られる。このような半導体
基板に通常リニアトランジスタと■２Ｌ回路を形成すれ
ば、リニアトランジスタ形成部分Ａでは、Ｐ型拡散層１
９とＮ型狸込ｊ□□□１２の距離ＬＡ（第４図参照）を
大きくすることができ、■２Ｌ回路形成部分Ｂでは、Ｐ
型拡散層１９とＮ型埋込Ｉｌｖ？１２の距ｔｉｔｌｆ／
−ｎを小さくすることができる。しだがって、この実施
例によれば、：１１Ｍ常のりニアトランジスタの配圧を
太きぐすることができるととももに、■２Ｌ回路に於い
ては、Ｐ型拡散層１９がベースとして作用するトランジ
スタのエミッタ注入効率を高めることができるので、こ
のトランジスタの′ｄシ流増幅率を大きくすることがで
きるとともにその動作迷電を高めることができる。
形成部分△とｉ２Ｌ回路形成部分旦に酸化膜Ｊ４を形成
し、次にリニアトラン・クスタ形成部分Ａにのみ窒化シ
リコン膜１５を形成し、その後、酸化膜１４及び窒化シ
リコン膜１５の形成された半導体基板を高圧熱酸化する
ようにしたものであるが、このような方法によれば、工
２Ｌ回路形成部分Ｂには厚い酸化シリコン膜１６が形成
されるのに対し、リニアトランジスタ形成部分Ａにはほ
とんど１ソ化シリコン膜１６は形成されない。したがっ
て、この実施例によれば、リニアトラン・ノスタ形成部
分ＡではＮ型エピタキシャル層１，７のＪ’孕みが厚く
、Ｉ２Ｌ回路形成部分ＢではＮ型エビタギンヤル層１３
の厚みが薄い半導体基板が得られる。このような半導体
基板に通常リニアトランジスタと■２Ｌ回路を形成すれ
ば、リニアトランジスタ形成部分Ａでは、Ｐ型拡散層１
９とＮ型狸込ｊ□□□１２の距離ＬＡ（第４図参照）を
大きくすることができ、■２Ｌ回路形成部分Ｂでは、Ｐ
型拡散層１９とＮ型埋込Ｉｌｖ？１２の距ｔｉｔｌｆ／
−ｎを小さくすることができる。しだがって、この実施
例によれば、：１１Ｍ常のりニアトランジスタの配圧を
太きぐすることができるととももに、■２Ｌ回路に於い
ては、Ｐ型拡散層１９がベースとして作用するトランジ
スタのエミッタ注入効率を高めることができるので、こ
のトランジスタの′ｄシ流増幅率を大きくすることがで
きるとともにその動作迷電を高めることができる。
なお、工２Ｌ回路形成部分りに於いて、１回の高圧熱酸
化によってＮ型エピタキシャル層１３の厚みを所望の値
に設定することができない場合は、窒化シリコン膜１５
はその外まにし、酸化シリコン膜１６を除去後、ｌＩｊ
度Ｉ２Ｔ、回路形成部分旦に酸化膜１４を形成（ッ、高
圧熱酸化により酸化シリコン膜１６を成長させ、これを
除去するという操作を所望の厚みが１号られるまで繰り
返えせばよい。
化によってＮ型エピタキシャル層１３の厚みを所望の値
に設定することができない場合は、窒化シリコン膜１５
はその外まにし、酸化シリコン膜１６を除去後、ｌＩｊ
度Ｉ２Ｔ、回路形成部分旦に酸化膜１４を形成（ッ、高
圧熱酸化により酸化シリコン膜１６を成長させ、これを
除去するという操作を所望の厚みが１号られるまで繰り
返えせばよい。
このようにこの発明によれば、リニアトランジスタの而
」圧及びＩ２Ｌ回路の電流増幅率の両特性を充分満足し
得るものに設定することができる半導体装置の製造名氷
を提供することができるＬ
」圧及びＩ２Ｌ回路の電流増幅率の両特性を充分満足し
得るものに設定することができる半導体装置の製造名氷
を提供することができるＬ
第１図乃全第４図はこの’Ｉ！’ｉ明に係る半２９．体
装置直の製造方法によって同一半導体基板上に）１１↓
常のりニアトランジスタとＩ”Ｌ回路を形成して成る半
導体装置が製造される過程を説５明する為の断面図であ
る。 Δ・・・リニアトランジスタ形成部分、Ｕ・・・Ｉ２Ｌ
回路形成部分、１ノ・・・Ｐ型シリコン半導体基板、１
２・・・Ｎ型埋込層、１３・・・Ｎ ４ＨＩＪ工ピタキ
シヤル層、１４・・・酸化膜、１５・・窒化シリ：１ン
１１．１？、、１６・・・酸化シリコン膜、１７・・Ｐ
！、ｌｉＱ ｄｌｌ、’！縁勺面１層、１８・・・Ｎ型
拡散層、１つ・・・Ｉ）型拡散層、２０・・・Ｎ型拡散
層。 出願入代１１１ｊ人 弁理士 鈴 生 武 彦２４１
装置直の製造方法によって同一半導体基板上に）１１↓
常のりニアトランジスタとＩ”Ｌ回路を形成して成る半
導体装置が製造される過程を説５明する為の断面図であ
る。 Δ・・・リニアトランジスタ形成部分、Ｕ・・・Ｉ２Ｌ
回路形成部分、１ノ・・・Ｐ型シリコン半導体基板、１
２・・・Ｎ型埋込層、１３・・・Ｎ ４ＨＩＪ工ピタキ
シヤル層、１４・・・酸化膜、１５・・窒化シリ：１ン
１１．１？、、１６・・・酸化シリコン膜、１７・・Ｐ
！、ｌｉＱ ｄｌｌ、’！縁勺面１層、１８・・・Ｎ型
拡散層、１つ・・・Ｉ）型拡散層、２０・・・Ｎ型拡散
層。 出願入代１１１ｊ人 弁理士 鈴 生 武 彦２４１
Claims (1)
- 半導体基板に於いてリニアトランジスタ形成部分とイン
テグレイテッドインノエクションロジック回路形成部分
の表面全体にわたって酸化膜を形成する工程と、前記リ
ニアトランジスタ形成部分の前記酸化膜表面に窒化シリ
コン膜を形成する工程と、前記酸化膜と窒化シリコン膜
が形成された前記半導体基板を酸化１′る工程と、前記
窒化シリコン膜及び前記熱酸化により形成された酸化シ
リコン膜を除去する工程と、前記紫化シリコン膜及び酸
化シリコン膜の除去された前記半導体基板に於いて前記
リニアトランジスタ形成部分にはリニアトランジスタを
形成し前記インチグレイテッドインジェクションロジッ
ク回路形成部分にはインチグレイテッドインジェクショ
ンロジック回路を形成する工程とを具備した２半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165351A JPS5954259A (ja) | 1982-09-22 | 1982-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165351A JPS5954259A (ja) | 1982-09-22 | 1982-09-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5954259A true JPS5954259A (ja) | 1984-03-29 |
Family
ID=15810705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57165351A Pending JPS5954259A (ja) | 1982-09-22 | 1982-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5954259A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532025A (en) * | 1978-08-25 | 1980-03-06 | Sharp Corp | Copying machine |
-
1982
- 1982-09-22 JP JP57165351A patent/JPS5954259A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532025A (en) * | 1978-08-25 | 1980-03-06 | Sharp Corp | Copying machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950113B2 (ja) | 半導体装置 | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPS5954259A (ja) | 半導体装置の製造方法 | |
| JPH04134844A (ja) | 半導体装置の素子間分離領域の形成方法 | |
| JP2003258219A (ja) | 光半導体集積回路装置の製造方法 | |
| KR0135030B1 (ko) | 반도체 소자간의 격리방법 | |
| JPH08213407A (ja) | 半導体装置 | |
| JPS596061B2 (ja) | 半導体装置の製造方法 | |
| JP3237277B2 (ja) | 半導体装置 | |
| JPH04302160A (ja) | 半導体装置の製造方法 | |
| JPS59145569A (ja) | マルチコレクタ縦型ｐｎｐトランジスタ | |
| JPH01239870A (ja) | 半導体装置製造方法 | |
| JPS60182149A (ja) | 半導体集積回路の製造方法 | |
| JPS592184B2 (ja) | 半導体装置の製造方法 | |
| JPH01202855A (ja) | 半導体集積回路の製造方法 | |
| JPS58108765A (ja) | 半導体装置の製法 | |
| JP2003258216A (ja) | 光半導体集積回路装置の製造方法 | |
| JPH02105442A (ja) | 半導体集積回路の製造方法 | |
| JPH05267314A (ja) | 半導体装置の製造方法 | |
| JPH05121536A (ja) | 半導体集積回路の製造方法 | |
| JPH04343465A (ja) | Ｍｏｓコンデンサの製造方法 | |
| JPH05109881A (ja) | 半導体装置の製造方法 | |
| JPS5994852A (ja) | 半導体装置の製造方法 | |
| JPH05267311A (ja) | バイポ−ラトランジスタ | |
| JPH0426222B2 (ja) |