JPS5950950B2

JPS5950950B2 - ラジオ付電子時計

Info

Publication number: JPS5950950B2
Application number: JP54045123A
Authority: JP
Inventors: 鐐一郎酒見; 良彦平山
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1979-04-13
Filing date: 1979-04-13
Publication date: 1984-12-11
Also published as: US4315332A; JPS55136982A

Description

【発明の詳細な説明】本発明は、時刻をラジオ放送の時報で修正し、かつラジ
オとしても実用性を有するラジオ付電子時計に関する。

近年、電子機器の小型化はめざましく、ラジオ受信機等
、年々小型のものが、発表されている。

例えば、ラジオの中で大きな体積を占めていたバリアプ
ル・コンデンサは、可変容量ダイオードとポテンショメ
ータに取換える事で小型化及びプリセットが可能となり
、さらに周波数シンセサイザを採用することで、ＩＣ化
が進み、一層小型化、高性能化が、可能になってきた。

この結果、ラジオは順々にウォッチに入る大きさになり
つつある。

一方、機能の多様化に伴い、時計とラジオ等、２つ以上
の機能の組合わせた複合商品が市場をにぎわす様になっ
てきた。

従来、時計とラジオの複合品は、小型化したラジオと時
計を１つのケースに収めただけであり、２つの機能は完
全に独立しいた。

しかし、ラジオ受信機を聞いている時、時報と時計が少
しでも合っていないと時計に対する高精度のイメージを
損ねてしまうという欠点があった。

又、ＮＨＫ以外の局では、時報を行なわない場合があり
、ラジオ付時計を所持する者が、ＮＨＫを受信していな
い場合、時刻が電波規正されない可能性があった。

本発明は、より確実に時刻をラジオの時報で修正し、よ
り高精度の時計を得ることと、ラジオを付加する事によ
り時計仕様の多様化をはかる事を目的とする。

以下、第１図に基づき、本発明の詳細な説明する。

第１図は本発明の実施例のブロック・ダイアダラムであ
る。

まず、受信回路部の構成と動作を説明する。

１は同調回路であり、アンテナから入力した種々の高周
波信号の選択を行う。

２は混合回路であり、高周波信号を中間周波に変換する
。

３は中間周波増巾回路であり、変換された中間周波を増
巾する。

４は検波回路であり中間周波を音声信号に変換する。

５は低周波増巾回路であり、音声信号を増申しスピーカ
６を駆動する。

７は電圧制御発振回路でありローパス・フィルタ１０の
電圧により発振周波数が制御される。

電圧制御発振回路７の出力は、混合回路２へ送られ局部
発振回路としての役割を果たし、一方、プログラマブル
・デバイダ８に送られ、分周比レジスタ１２で指定され
る分周比に分周される。

１１は基準信号発振回路である。

９は位相比較器、１０はローパス・フィルタである。

位相比較器９は、基準信号発振器１１の出力とプログラ
ム・テ゛バイダ８の出力との位相差を検出し位相差に応
じたパルス中の信号を出力する。

ローパスフィルタはパルス中の大小を電圧の大小に変換
し、電圧制御発振器７の周波数及び位相を制御する。

オフセット回路１３は、分周比レジスタ１２にセットさ
れている数に相当する周波数に中間周波数分だけ減じた
数、つまり、受信周波数に対応する数を出力する。

デコーダ１５は、コード変換し、周波数表示器１６は受
信周波数を表示する。

キーボード１７は、受信周波数もしくは、プログラマブ
ル・デバイダ８の分周比をキー人力することにより、分
周比レジスタ１２の内容の書換えを行う事ができる。

プリセット・メモリ１８は、ラジオ放送の受信周波数に
相当するプログラマブル・テ゛バイダ８の分周比を０局
分メモリする。

選局スイッチ２０は内部にあるＰｌからＰｎまでのｎ個
のスイッチがプリセット・メモリ１８゛にプリセットさ
れているｎ局のメモリに対応し、選局スイッチＰ１から
Ｐｎのいずれかを操作すると、対応する局のメモリが、
プリセット・メモリ１８から読出され、切換ゲート３４
を介して、分周比レジスタ１２はセットされる。

又、プリセット操作を行う時は、選局スイッチ２０内の
ロード５１とＰｌからＰｎのキーを組合せて操作し、現
在受信中の局を、つまり分周比レジスタ１２の内容をを
Ｐ。

からＰｎで指定するアドレスにメモリさせる。

プリセット・メモリ１９は、ＮＨＫ等の時報を行う局を
記憶し、第１図中のｆが「１」の時読出しを行い、切換
ゲート３４を介して、分周比レジスタ１２をセットする
。

５２はロードキーであり、時計外部から容易に操作でき
ない構造のスイッチであり、プリセット・メモリ１９を
プリセットする時に用いる。

尚プリセット・メモリ１８と１９は、Ｃ−ＭＯ８構造の
集積回路であり、プリセット周波数をメモリする為、ラ
ジオのスイッチに関係なく常時、電源が供給されている
。

次に電子時計回路の構成と動作を説明する。

基準信号発振回路２６の出力は分周回路２７により１比
の交流信号になる。

秒カウンタ２８は、規正制御回路２２の出力と時刻修正
回路３１の出力（ｍ）によりセットされる。

３２はスイッチ処理回路であり、Ｓｌ、Ｓ２の信号によ
り、時刻修正回路３１は、時刻修正を行う。

時刻修正はに、ｌ。ｍに正パルスが出る事により行
なわれ、時カウンタ３０及び、分カウンタ２９では＋１
の加算し、秒修正では秒カウンタ２８と分周回路２７を
リセットする。

秒カウンタ２８のキャリーｐは１分信号であり、ＯＲゲ
ートで分修正信号（ｋ）と合成され、分カウンタ２９に
入力する。

分カウンタのキャＩＪ１１は１時間信号であり、時
修正信号（１）とＯＲゲートで合成され、時カウンタ３
０に入力する。

秒カウンタ２８と分カウンタ２９と時カウンタ３０のカ
ウンタ内の各ステージの出力は、デコーダ２４と規正時
刻検出回路２３に入力している。

テ゛コーダ２４は、カウンタの各ステージの信号を変換
し、時刻表示器２５は時刻の表示を行う。

規正時刻検出回路２３は、規正を行う時刻の少し前、例
えば２３時５９分５０秒を検出し、規正制御回路２２に
入力する。

規正制御回路２２の出力ｆは、電源回路３３及び受信回
路を制御する、２１は時報検出回路であり、規正制御回
路２２を介して、秒カウンタ２８と分周回路２７をリセ
ットする。

次に第２図、第３図を用いて、時報検出回路２１、電源
回路３３、規正制御回路２２、秒カウンタ２８のブロッ
ク内部を詳細に説明する。

規正時刻検出回路２３が、規正時刻の少し前、例えば、
２３時５９分５０秒を秒カウンタ２８５分カウンタ２９
、時カウンタ３０の出力状態から検出し、８点に１秒以
上、１０秒以内だけ「１」レベルを出力する。

規正制御回路２２はこの時内部のＲＳフリップフロップ
を反転し、内部のフリップフロップによる２０秒カウン
タを計数開始させる。

この２０秒カウンタは、入力ｊに秒カウンタ２８から１
０秒信号が入力し、２０秒後にｒ点に「１」レベルを出
力する。

この結果、ｆ点には規正を行う時刻、例えば１２時をは
さんで２０秒間ｒＩＪレベルが出力する。

電源回路３３は、Ｘを時計回路及び、ＣＭＯ５構造のプ
リセット・メモリ１８，１９に、ｙを第１図中Ａで囲ま
れた受信回路に、２を低周波増巾回路５に、それぞれ電
源供給している。

電源回路３３のスイッチＳが閉じていれば、すべての回
路に電源供給されるが、ラジオを聞いていない時、つま
りスイッチＳが開いている時は、受信回路（Ａで囲まれ
た回路）は動作していない。

しかし、ｆ点が「１」レベルになるとスイッチＳの開閉
にかかわらずｙ点に電源供給され、受信回路は作動する
。

時報検出回路２１は、受信回路の出力Ｇ点の時報を検出
するが、第２図では、時報のパターンが正時より前に４
４０Ｅｈ３回、正時に羽０…１回の場合の実施例であ
る。

４４０圧が入力すると４４０±のフィルタ５５を通過し
、その封路線が、時報検出回路２１内のフリップフロッ
プする。

ｆ点が「１」レベルになっている時に、時報検出回路２
１内のフリップフロップは、計数を開始し、４４０出が
３回入った時、２つのフリップ・フロップの出力が「１
」レベルになる。

次に、Ｇ点に８８０出が入力すると８８０比のフィルタ
５４を通過し「１」レベルが、時報検出回路２１内の３
人力ＡＮＤゲートに入力し、ｈ点に「１」レベルを出力
する。

ｆ点か゛「１」レベルで゛あるので゛、規正制御回路２
２内の２人力ＡＮＤゲートの出力ｉは「１」レベルとな
り秒カウンタ２８と分周回路２７をリセットし、０秒規
正する。

秒カウンタ２８は、第２図に示す様に、１０進カウンタ
５６は、分周回路２７の出力つまり１秒位号を分周し、
１０秒信号ｊをつくる。

６進カウンタ５７は、第３図に示す構造であり、１０秒
信号ｊを入力し、１分信号キャリイｐを出力する。

又、１分キャリイｐはフリップ・７０ツブ５８のＱが「
１」レベルの時にリセットをかける事によっても出力す
る。

従って秒カウンタ２８の計数値が３０秒以上の時リセッ
トをかけると分カウンタ２９を１分だけ加算する事がで
きる。

□ 次に、ラジオを受信中に電波規制を行う場合を例に
とって第１図のシステムの動作を説明する。

放送周波数間隔が９に＆であるので、基準信号発振器１
１の出力は、９ＫＨｚの整数分のーである。

ここで基準信号発振器１１の出力を９ＫＨｚ、中間周波
数を４５０Ｋ）ｈと仮定する。

例えば、民間放送局１２４２ＫＥｋを受信しているとす
るとプログラマブル・デバイダ８の分周比、つまり、分
周比レジスタ１２にセットされている数は、Ｎ＝（１
２４２＋４５０）÷９二１８８である。

もしこの局選局スイッチ２０内のＰｌで゛呼出すること
かで゛きるとすれば、プリセット・メモリ１８内のＰｌ
に対応するアドレスにはＮ＝１８８がメモリされて
いる事になる。

。ｄ点には、中間周波数４５０に比（５０Ｘ９に±
）分だけオフセットした数つより１３８が出力されてい
る。

この状態で、周波数表示器１６は、１２４２Ｋｆ−ｆｗ
を表示し、スピーカ６は音声を再生する。

電波規正を行う時刻を０時とし、現在時刻が、２３時５
９分５０秒になったとする。

すると規正時刻検出回路２３の出力Ｓは１秒間以上「１
」レベルになる。

これ以降ｊ点に２周期分のタロツク・パルスが入るまで
、つまり０時０分１０秒までｆ点は「１」レベを保持す
る。

この期間に時報を受信する事により時刻の電波規正を行
う。

もし、時計が１０秒以上狂っていると前記時間内に時報
を行なわないので電波規正しないことになる。

しかし、水晶時計の精度は十分高く、週又は田こ１回の
電波規正でも、次回の電波規正を行う時までの時計の誤
差は１０秒より十分小さい。

２３時５９分５０秒にｆ点が「１」レベルになる事によ
り、時報検出回路２１が作動開始し、プリセット・メモ
リ１９の内容を切換ゲート３４の切換機能によりｅ点に
出力させ、分周比レジスタ１２にプリセット・メモリ１
９の内容をセットする。

例えば、ＮＨＫ第１を受信する場合Ｎ＝（５９４＋４
５０）÷９＝１１６が、プリセット・メモリ１９にメモリされており、これ
が、分周比レジスタ１２にセラ１へされる。

この瞬間、受信している局は民間放送からＮＨＫに変る
。

時報を検出すると時報検出回路２１の出力りに「１」レ
ベルが出力し、規正制御回路２２の出力ｉが「１」にな
る。

この時分周回路２７と秒カウンタ２８はリセットされる
が、秒カウンタ２８の２９捨３０人機能により、表示時
刻が２３時５９分台の時も０時０分台の時も０時０分０
秒にセットされる。

ｆ点は「１」レベルになった後、約２０秒後（リセット
・タイミングにより多少変動する。

）に「０」レベルにもどる。すると、切換ゲート３４の
働きによりｅ点にはプリセット・メモリ１８の内容が出
力する。

プリセット・メモリ１８は、ｆ点に「１」が現われる前
の状態、つまりＮ＝１羽を出力している。

従って、分周比レジスタ１２にはＮ＝１８８がセッ
トされ、ＮＨＫからもとの民間放送に切換わる。

又時報検出回路２１の動作は禁止される。

又、電源回路３３のスイッチＳが、切られている場合に
は、受信回路への電源は供給されなくなる。

以上、本発明の電子時計は、（１）ＮＨＫ局受信により、より確実に時刻を電波規正
できる。

（２）電波時計なので、時間は極めえ正確で、精算誤差
がない。

従って、ラジオ付時計で、ラジオの時報と時計の表示の
不一致をなくす事ができる。

（３）シンセサイザ方式を用いる事でＩＣ化が進み、複
雑な機能をそなえているにもかかわらずより小型化でき
る。

などの効果を有する。

【図面の簡単な説明】

第１図は、本発明の実施例であり、システムのブロック
ダイアダラムを示す。第２図は、時報検出回路、電源回路、規正制御回路の例
を示す図である。第３図は、６進カウンタの例を示す図である。１・・・・・・同調回路、２・・・・・・混合回路、３
・・・・・・中間周波増巾回路、４・・・・・・検波回
路、５・・・・・・低周波増巾回路、６・・・・・・ス
ピーカ、７電圧制御発振器、８・・・・・・プログラマ
ブル・テ゛バイダ、９・・・・・・位相比較器、１０・
・・・・・ローパス・フィルタ、１１・・・・・・基準
信号発振回路、１２・・・・・・分周比レジスタ、１３
・・・・・・周波数オフセット回路、１４・・・・・・
Ｄ／Ａコンバータ、１５・・・・・・デコーダ、１６・
・・・・・周波数表示器、１７・・・・・・キーボード
、１８．１９・・・・・・プリセット・メモリ、２０・
・・・・・選局スイッチ、２１・・・・・・時報検出回
路、２２・・・・・・規正制御回路、２３・・・・・・
規正時刻検出回路、２４・・・・・・デコーダ、２５・
・・・・・時刻表示器、２６・・・・・・基準信号発振
回路、２７・・・・・・分周回路、２８・・・・・・秒
カウンタ、２９・・・・・・分カウンタ、３０・・・・
・・時カウンタ、３１・・・・・・時刻修正回路、３２
・・・・・・スイッチ処理回路、３３・・・・・・電源
回路、３４・・・・・・切換ゲート、Ｆ・・・・・・フ
リップ・フロップ。

Claims

【特許請求の範囲】

１基準信号発振回路と該基準信号を分周し時間信号を
作る分周回路と該時間信号を計測し時刻信号を作るカウ
ンターよりなる電子時計部分、ラジオ放送の受信周波数
を記憶している第１のプリセットメモリと時報放送を行
なうラジオ放送の受信周波数を記憶している第２のプリ
セットメモリと該２つのプリセットメモリの内容を選択
する切換ゲー１〜と該切換ゲートにより選択されたプリ
セットメモリの内容を保持するレジスタと該レジスタの
内容に応じて特定の周波数のラジオ信号を受信する同調
回路よりなるラジオ部分及びラジオ信号から時報を検出
する時報検出回路と該時報信号により前記時刻信号を作
るカウンターの内容をリセットすることにより時刻を電
波規正する部分よりなるラジオ付電子時計において、該
電子時計部分は時刻信号のうち規正開始時刻を検出し所
定時間中制御信号を発生させる規正制御回路を有し、該
制御信号によってラジオ部分の前記切換ゲートは第２の
プリセットメモリの内容を選択し前記レジスタに導き時
報信号を含むラジオ信号を受信するとともに前記電波規
正を行なう部分により電波規正実効した後、前記規正制
御回路は該制御信号を所定時間経過後に打ち切りこれに
より前記切換ゲートは第１のプリセットメモリの内容を
選択し前記レジスタに導き電波規正前に受信されていた
ラジオ信号を再び受信することを特徴とするラジオ付電
子時計。