JPS5953724B2 - プリセツト式受信機 - Google Patents
プリセツト式受信機Info
- Publication number
- JPS5953724B2 JPS5953724B2 JP13971478A JP13971478A JPS5953724B2 JP S5953724 B2 JPS5953724 B2 JP S5953724B2 JP 13971478 A JP13971478 A JP 13971478A JP 13971478 A JP13971478 A JP 13971478A JP S5953724 B2 JPS5953724 B2 JP S5953724B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- frequency
- counter
- frequency information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/02—Indicating arrangements
- H03J1/04—Indicating arrangements with optical indicating means
- H03J1/045—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like
- H03J1/047—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like using electronic means, e.g. LED's
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
この発明は、プリセット式受信機において、特にそのプ
リセットされている放送局の表示装置に関する。
リセットされている放送局の表示装置に関する。
まず、プリセット式受信機の一例について説明しよう。
第１図において、１は高周波同調回路、２は高周波アン
プ、３はミキサ回路、４は中間周波アンプ、５は検波回
路、６は低周波アンプ、７はスピーカで゛ある。
プ、３はミキサ回路、４は中間周波アンプ、５は検波回
路、６は低周波アンプ、７はスピーカで゛ある。
そして、この受信機のチューナ部は、電子同調方式とさ
れているもので、ＰＬＬｌ０により局部発振回路が構成
されている。
れているもので、ＰＬＬｌ０により局部発振回路が構成
されている。
すなわち、ＶＣＯ１１の発振出力がプログラマブルカウ
ンタ１２に供給されて１／Ｎ（例えばＮ−９８〜２０６
の整数）の周波数に分周され、この分周出力が位相比較
回路１３に供給されると共に、発振回路１４の発振出力
が分周回路１５に供給されて例えば周波数１０に出の基
準信号とされ、これが比較回路１３に供給され、その比
較出力がＶＣＯＩＩに制御信号として供給される。
ンタ１２に供給されて１／Ｎ（例えばＮ−９８〜２０６
の整数）の周波数に分周され、この分周出力が位相比較
回路１３に供給されると共に、発振回路１４の発振出力
が分周回路１５に供給されて例えば周波数１０に出の基
準信号とされ、これが比較回路１３に供給され、その比
較出力がＶＣＯＩＩに制御信号として供給される。
そして、■Ｃ０１１の発振出力が、ミキサ回路３に局部
発振信号として供給されると共に、同調回路１の同調素
子が例えば可変容量ダイオードとされ、これに比較回路
１３の比較出力が制御信号として供給される。
発振信号として供給されると共に、同調回路１の同調素
子が例えば可変容量ダイオードとされ、これに比較回路
１３の比較出力が制御信号として供給される。
従って、定常時には、カウンタ１２の出力の周波数は、
分周回路１５の出力の周波数１０ＫＨｚに等しいので、
このときのＶＣＯｌｌの発振周波数は（ＮＸＩＯ）ＫＨ
ｚとなり、従って、このとき、周波数が（ＮＸＩＯ−４
５０） ＫＨｚの放送が受信されて中間周波数４５０Ｋ
Ｈｚの中間周波信号とされる。
分周回路１５の出力の周波数１０ＫＨｚに等しいので、
このときのＶＣＯｌｌの発振周波数は（ＮＸＩＯ）ＫＨ
ｚとなり、従って、このとき、周波数が（ＮＸＩＯ−４
５０） ＫＨｚの放送が受信されて中間周波数４５０Ｋ
Ｈｚの中間周波信号とされる。
従って、カウンタ１２の値ＮをＮ＝９８〜２０６の間で
１づつ変化させれば、受信周波数は５３０〜１６１０Ｋ
Ｈｚの間を１０−づつ変化する。
１づつ変化させれば、受信周波数は５３０〜１６１０Ｋ
Ｈｚの間を１０−づつ変化する。
また、２０はプリセット式の選局制御回路を示し、２１
はプリセット時にカウンタ１２の値Ｎを変化させて受信
周波数のスキャンを行うためのプリセツタブル１０９進
カウンタ（スキャンカウンタ）、２２はそのカウント入
力となるクロックパルスを形成するパルス発生回路、２
３はカウンタ２１のカウント値ｎ（ｎ＝０〜１０８）に
「９８」を加算してカンタ１２に値Ｎのプリセット信号
として供給する、すなわち、Ｎ＝ｎ＋９８の変換を行う
テ゛コーダ、Ｓｓは常開のスキャンスイッチである。
はプリセット時にカウンタ１２の値Ｎを変化させて受信
周波数のスキャンを行うためのプリセツタブル１０９進
カウンタ（スキャンカウンタ）、２２はそのカウント入
力となるクロックパルスを形成するパルス発生回路、２
３はカウンタ２１のカウント値ｎ（ｎ＝０〜１０８）に
「９８」を加算してカンタ１２に値Ｎのプリセット信号
として供給する、すなわち、Ｎ＝ｎ＋９８の変換を行う
テ゛コーダ、Ｓｓは常開のスキャンスイッチである。
さらに、２６は各放送の周波数情報である値ｎを記憶し
ておくためのメモリで、これは、回路２８の出力か°０
゛のとき読み出しモード、°°１°゛のとき書き込みモ
ードとなる。
ておくためのメモリで、これは、回路２８の出力か°０
゛のとき読み出しモード、°°１°゛のとき書き込みモ
ードとなる。
また、８１〜Ｓｎは選局スイッチ、２７はスイッチ８１
〜Ｓｎの出力をデコードしてメモリ２６のアドレスを指
定するアドレスレコーダ、Ｓｗはメモリ２６に値ｎを書
き込むための常開の書き込みスイッチ、２８は書き込み
パルス形成用の単安定マルチバイブレータである。
〜Ｓｎの出力をデコードしてメモリ２６のアドレスを指
定するアドレスレコーダ、Ｓｗはメモリ２６に値ｎを書
き込むための常開の書き込みスイッチ、２８は書き込み
パルス形成用の単安定マルチバイブレータである。
従って、受信周波数のプリセット及び選局は、次のよう
にして行われる。
にして行われる。
すなわち、スキャンスイッチＳＳをオンにすると、イン
バータ２４の出力が°“１“になるので、パルス発生回
路２２がらのタロツクパルスが、アンド回路２５を通じ
てカウンタ２１にカウント入力として供給され、カウン
タ２１のカント（直ｎは、そのクロックパルスの周期で
ゆっくりと１づつ増加してい＜（ｎ−１０８の次はオー
バーフローしてｌ’ｌ＝Ｑになる）。
バータ２４の出力が°“１“になるので、パルス発生回
路２２がらのタロツクパルスが、アンド回路２５を通じ
てカウンタ２１にカウント入力として供給され、カウン
タ２１のカント（直ｎは、そのクロックパルスの周期で
ゆっくりと１づつ増加してい＜（ｎ−１０８の次はオー
バーフローしてｌ’ｌ＝Ｑになる）。
従って、カウンタ１２の値Ｎも１づつ増加していくので
、受信周波数は１０ＫＨｚづつ上昇していき、受信周波
数のスキャンが行われる。
、受信周波数は１０ＫＨｚづつ上昇していき、受信周波
数のスキャンが行われる。
そして、放送を受信できたとき、スイッチＳｓをオフに
すると、カウンタ２１にカウント入力が供給されなくな
るので、カウンタ２１のカウントは停止し、カウント値
ｎがこのときの値ｎｉのままとなってその放送の受信状
態が続く。
すると、カウンタ２１にカウント入力が供給されなくな
るので、カウンタ２１のカウントは停止し、カウント値
ｎがこのときの値ｎｉのままとなってその放送の受信状
態が続く。
そこで、選局スイッチ８１〜Ｓｎのうちの任意のスイッ
チＳｉをオンにすると、これがデコーダ２７でテ゛コー
ドされてメモリ２６のうちのスイッチＳｉに対応した番
地Ｍｉが選択される。
チＳｉをオンにすると、これがデコーダ２７でテ゛コー
ドされてメモリ２６のうちのスイッチＳｉに対応した番
地Ｍｉが選択される。
そして、さらに、書き込みスイッチＳｗをオンにすると
、マルチバイブレータ２８がトリガされてパルスが形成
され、このパルスがメモリ２６に書き込みパルスとして
供給される。
、マルチバイブレータ２８がトリガされてパルスが形成
され、このパルスがメモリ２６に書き込みパルスとして
供給される。
従って、このときのカウンタ２１の値ｎｉが、メモリ２
６のＭｉ番地に書き込まれる。
６のＭｉ番地に書き込まれる。
そして、スイッチＳｓを再びオンにすれば、値ｎｉから
カウンタ２１のカウントが続行されるので、以後、同様
にして各放送の周波数情報、すなわち、値ｎがメモリ２
６のスイッチ８１〜Ｓｎに対応した番地に書き込まれ、
受信周波数がプリセットされる。
カウンタ２１のカウントが続行されるので、以後、同様
にして各放送の周波数情報、すなわち、値ｎがメモリ２
６のスイッチ８１〜Ｓｎに対応した番地に書き込まれ、
受信周波数がプリセットされる。
そして、プリセット後は、選局スイッチ８１〜Ｓｎのう
ちの任意のスイッチＳｉをオンにすると、テ゛コーダ２
７によりメモリ２６の対応する番地Ｍｉが選択されると
共に、デコーダ２７がらカウンタ２１にロードパルスが
供給されるので、メモリ２６のＭｉ番地の値ｎｉがカウ
ンタ２１にロードされ、従って、値ｎｉに対応した周波
数の放送の受信状態となる。
ちの任意のスイッチＳｉをオンにすると、テ゛コーダ２
７によりメモリ２６の対応する番地Ｍｉが選択されると
共に、デコーダ２７がらカウンタ２１にロードパルスが
供給されるので、メモリ２６のＭｉ番地の値ｎｉがカウ
ンタ２１にロードされ、従って、値ｎｉに対応した周波
数の放送の受信状態となる。
以上のようにしてプリセット式の受信機においては受信
周波数のプリセット及び選局を行うことか゛できる。
周波数のプリセット及び選局を行うことか゛できる。
ところがこの場合、プリセット時にミスがあると、現在
受信している放送がメモリ２６に記憶されていなかった
り、あるいは同一局がメモリ２６の２つ以上の番地に重
複して記憶されていたりすことかある。
受信している放送がメモリ２６に記憶されていなかった
り、あるいは同一局がメモリ２６の２つ以上の番地に重
複して記憶されていたりすことかある。
この発明は、このような問題点を解決したプリセット式
受信機を提供しようとするものである。
受信機を提供しようとするものである。
以下その一例について説明しよう。
第２図において、メモリ２６のＭ１〜Ｍｎｉ地の内容量
１〜Ｉｎがマルチプレクサ３１に供給されると共に、信
号形成回路３１からマルチプレクサ３１に切り換え信号
が供給されてメモリ２６の内容量１〜ｍｎが順に時分割
式に繰り返し取り出される。
１〜Ｉｎがマルチプレクサ３１に供給されると共に、信
号形成回路３１からマルチプレクサ３１に切り換え信号
が供給されてメモリ２６の内容量１〜ｍｎが順に時分割
式に繰り返し取り出される。
そして、このマルチプレクサ３１の出力が、一致検出回
路（比較回路）３２に供給されると共に、カウンタ２１
の値ｎが一致検出回路３２に供給され、両人力が一致し
たとき、これを示す検出出力が取り出される。
路（比較回路）３２に供給されると共に、カウンタ２１
の値ｎが一致検出回路３２に供給され、両人力が一致し
たとき、これを示す検出出力が取り出される。
そして、この検出出力がマルチプレクサ３３に供給され
ると共に、形成回路３４がらマルチプレクサ３３に切り
換え信号が供給されてマルチプレクサ３３はマルチプレ
クサ３１に同期して切り換えられ、その出力が表示素子
Ｌ１〜Ｌｎに供給される。
ると共に、形成回路３４がらマルチプレクサ３３に切り
換え信号が供給されてマルチプレクサ３３はマルチプレ
クサ３１に同期して切り換えられ、その出力が表示素子
Ｌ１〜Ｌｎに供給される。
従って、周波数ｆｉの受信時には、カウンタ２１の値ｎ
はｎｉになっているので、メモリ２６のＭｉ番地に周波
数ｆｉに対応する周波数情報ｎｉが記憶されているとす
Ｉｃば（ｍｉ ＝ ｎｉ）、マルチプレクサ３１によっ
てメモリ２６のＭｉ番地の内容ｎｉが取り出されたとき
、検出回路３２に出力が得られると共に、このとき、マ
ルチプレクサ３３によって素子Ｌｉが選択されているの
で、検出回路３２の出力は、マルチプレクサ３３を通じ
て素子Ｌｉに供給され、これが点灯する。
はｎｉになっているので、メモリ２６のＭｉ番地に周波
数ｆｉに対応する周波数情報ｎｉが記憶されているとす
Ｉｃば（ｍｉ ＝ ｎｉ）、マルチプレクサ３１によっ
てメモリ２６のＭｉ番地の内容ｎｉが取り出されたとき
、検出回路３２に出力が得られると共に、このとき、マ
ルチプレクサ３３によって素子Ｌｉが選択されているの
で、検出回路３２の出力は、マルチプレクサ３３を通じ
て素子Ｌｉに供給され、これが点灯する。
そして、メモリ２６のＭｉ番地以外の番地に情報ｎｉが
記憶されていなければ、Ｍｉ番地以外の番地の内容がマ
ルチプレクサ３１によって検出回路３２に供給されても
、検出出力は得られないので、素子Ｌｉ−Ｌｎ （Ｌｉ
を除く）は点灯しない。
記憶されていなければ、Ｍｉ番地以外の番地の内容がマ
ルチプレクサ３１によって検出回路３２に供給されても
、検出出力は得られないので、素子Ｌｉ−Ｌｎ （Ｌｉ
を除く）は点灯しない。
従って、メモリ２６に周波数情報が正しく記憶されてい
る場合には、周波数ｆｉの受信時、その周波数情報ｎｉ
を記憶しているメモリ２６の番地Ｍｉ及び選局スイッチ
Ｌｉに対応した素子Ｌｉだけが点灯する。
る場合には、周波数ｆｉの受信時、その周波数情報ｎｉ
を記憶しているメモリ２６の番地Ｍｉ及び選局スイッチ
Ｌｉに対応した素子Ｌｉだけが点灯する。
一方、メモリ２６の例えばＭ１１番上びＭ２番地に同一
局の周波数情報ｎ１が重複して記憶されていれば、その
周波数の受信時、マルチプレクサ３１．３３によってＭ
１１番上素子Ｌ１、及びＭ２番地と素子Ｌ２が選択され
たとき、検出回路３２に出力が得られて素子Ｌ１．Ｌ２
が点灯する。
局の周波数情報ｎ１が重複して記憶されていれば、その
周波数の受信時、マルチプレクサ３１．３３によってＭ
１１番上素子Ｌ１、及びＭ２番地と素子Ｌ２が選択され
たとき、検出回路３２に出力が得られて素子Ｌ１．Ｌ２
が点灯する。
従って、その受信局が、メモリ２６の２つの番地に重複
してプリセットされていることが判る。
してプリセットされていることが判る。
また、ある周波数の放送を受信しているとき、その局が
プリセラＩ・されていなければ、検出回路３２の出力は
得られず、従ってどの素子Ｌ１〜Ｌｎも点灯しないので
、その局がプリセットされていないことが判る。
プリセラＩ・されていなければ、検出回路３２の出力は
得られず、従ってどの素子Ｌ１〜Ｌｎも点灯しないので
、その局がプリセットされていないことが判る。
こうして、この発明によれば、ある周波数ｆｉの放送の
受信時には、その周波数情報ｎｉが書き込まれているメ
モリ２６の番地Ｍｉ及び選局スイッチＳｉに対応した素
子Ｌｉが点灯するので、この点灯状態により、同一局が
重複してプリセットされていたり、あるいは全くプリセ
ットされていない場合、これを容易に知ることができる
。
受信時には、その周波数情報ｎｉが書き込まれているメ
モリ２６の番地Ｍｉ及び選局スイッチＳｉに対応した素
子Ｌｉが点灯するので、この点灯状態により、同一局が
重複してプリセットされていたり、あるいは全くプリセ
ットされていない場合、これを容易に知ることができる
。
また、素子Ｌ１〜Ｌｎはスイッチ８１〜Ｓｎ及び周波数
情報に対応して点灯するので、現在受信中の局の表示を
同時に行うことができる。
情報に対応して点灯するので、現在受信中の局の表示を
同時に行うことができる。
なお、上述において、メモリ２６に周波数情報を書き込
むための構成は種々変更でき、例えば、プリセット時、
放送を受信できたらカウンタ２１のカウントを自動的に
停止させたり、あるいは、このプリセット自身を全受信
バンドについて自動的に行うようにすることもでき、こ
のメモリ２６への書き込み方法は問わない。
むための構成は種々変更でき、例えば、プリセット時、
放送を受信できたらカウンタ２１のカウントを自動的に
停止させたり、あるいは、このプリセット自身を全受信
バンドについて自動的に行うようにすることもでき、こ
のメモリ２６への書き込み方法は問わない。
また、個別回路に代えてＣＰＵ、ＲＯＭ、ＲＡＭを使用
してもよい。
してもよい。
第１図はプリセラｌ一式受信機の一例の系統図、第２図
はこの発明の要部の系統図である。 １〜７は受信系、１０はＰＬＬ、２０は選局制御回路、
３２は一致検出回路である。
はこの発明の要部の系統図である。 １〜７は受信系、１０はＰＬＬ、２０は選局制御回路、
３２は一致検出回路である。
Claims (1)
- １ 電子同調方式とされた受信系と、この受信系の受信
周波数を決定するスキャンカウンタと、放送の周波数情
報を記憶しておくメモリと、このメモリのアドレスを指
定する複数の選局スイッチとを有し、この複数の選局ス
イッチの１つを操作したとき、上記メモリのうち、上記
操作された選局スイッチで指定されたアドレスのメモリ
番地の周波数情報が上記スキャンカウンタにロードされ
て上記指定されたアドレスのメモリ番地の周波数情報に
基づく周波数の受信状態とされるプリセット式の受信機
において、複数の表示素子と、上記スキャンカウンタの
内容と上記メモリのうちの１つの番地の内容との一致を
検出する一致検出回路とを有し、この一致検出回路の検
出出力を、上記複数の表示素子のうち、上記一致の検出
が行われている上記メモリの番地に対応した表示素子に
供給して上記スキャンカウンタの内容と上記メモリのう
ちの１つの番地の内容とが一致しているとき、これを上
記対応した表示素子により表示するようにしたプリセッ
ト式受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13971478A JPS5953724B2 (ja) | 1978-11-13 | 1978-11-13 | プリセツト式受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13971478A JPS5953724B2 (ja) | 1978-11-13 | 1978-11-13 | プリセツト式受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5566148A JPS5566148A (en) | 1980-05-19 |
| JPS5953724B2 true JPS5953724B2 (ja) | 1984-12-26 |
Family
ID=15251701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13971478A Expired JPS5953724B2 (ja) | 1978-11-13 | 1978-11-13 | プリセツト式受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953724B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153236U (ja) * | 1985-03-14 | 1986-09-22 | ||
| JPH065058U (ja) * | 1992-06-26 | 1994-01-21 | 日本輸送機株式会社 | 荷役車両等における操作スイッチ装置 |
-
1978
- 1978-11-13 JP JP13971478A patent/JPS5953724B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153236U (ja) * | 1985-03-14 | 1986-09-22 | ||
| JPH065058U (ja) * | 1992-06-26 | 1994-01-21 | 日本輸送機株式会社 | 荷役車両等における操作スイッチ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5566148A (en) | 1980-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315332A (en) | Electronic timepiece radio | |
| US5537674A (en) | Receiver capable of selectively receiving signals at frequencies corresponding to stored broadcasting stations | |
| JPS5828968B2 (ja) | Ｐｌｌ方式周波数シンセサイザチュ−ナ | |
| US5101508A (en) | Radio receiver | |
| JPH07312536A (ja) | 短波受信機 | |
| GB2038579A (en) | Tuning apparatus | |
| JPS5953724B2 (ja) | プリセツト式受信機 | |
| US4306309A (en) | Memory control circuit for a television receiver | |
| JPS60242719A (ja) | カ−ラジオ | |
| JPS60816B2 (ja) | ラジオ受信機のデジタル値設定装置 | |
| JP2003234666A (ja) | 無線機用半導体集積回路及び無線通信機 | |
| JPS6033637Y2 (ja) | デジタル時計付チュ−ナの表示装置 | |
| JP2512611Y2 (ja) | Ｒｄｓ受信機 | |
| JPH0445294Y2 (ja) | ||
| JPH06160551A (ja) | ラジオ受信機 | |
| JP2000193768A (ja) | 電波修正時計 | |
| JPS6256715B2 (ja) | ||
| JPS5818360Y2 (ja) | シンセサイザ型ラジオ受信機 | |
| JPS61210717A (ja) | シンセサイザ式チユ−ナ | |
| JPS5828931B2 (ja) | センキヨクソウサモ−ドキリカエソウチ | |
| JP2538431B2 (ja) | 選局装置 | |
| JPS6218990Y2 (ja) | ||
| JPS5995721A (ja) | 選局回路 | |
| JPS5860814A (ja) | 車両用ラジオ受信機 | |
| JPS6235706A (ja) | Ｐｌｌ周波数シンセサイザ方式の選局回路 |