JPS61210717A - シンセサイザ式チユ−ナ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はメモリスキャン機能を有するシンセサイザ式
チューナに関する。

〔発明の概要〕

この発明は、可変分周器の分周比を可変して局部発振周
波数を変更するシンセサイザ式チューナにおいて、受信
信号の有無を判定し、受信信号が所定レベル以下の時メ
モリのアドレスを所定値だけ増減することによシ受信信
号のない所は実質的に飛ばしてスキャンしようとするも
のである。

〔従来の技術〕

可変分周器の分周比を可変して局部発振周波数を変更す
るシン七金イザ式チューナ等においては、一般に受信周
波数等のデータの記憶されているメモリからデータを順
次読み出すメモリスキャン機能が採用されている。

斯るメモリスキャン機能を有するシンセサイザ式チュー
ナ等では、各放送局に対応したプリセットボタンを操作
して予め受信周波数（分周比情報）をメモリに予約して
おき、必要に応じてメモリをスキャンすることによシ自
動的に所望の放送局を選局できるようにしている。

〔発明が解決しようとする問題点〕

ところが、従来はプリセットメモリ内を順次所定時間例
えば約４秒間スキャンしていくだけの内容とされている
ので、放送局の予約されてないプリセットメモリもスキ
ャンするようになり、この結果放送局が受信出来なくて
も４秒間は音（ノイズ）が出るようになる。従って、プ
リセットし７ている局が少なければ少ない程、スキャン
中ノイズばかりを聞くようになってしまう。

この発明は斯る点に鑑みてなされたもので、放送局が受
信出来ている場合のみ所定時間音を出し、受信出来ない
プリセットメモリは飛ばしてスキャンすることができる
シンセサイザ式チューナを提供するものである。

〔問題点を解決するだめの手段〕

この発明によるシンセサイザ式チューナは、可変分周器
の分周比を可変して局部発振周波数を変更するシンセサ
イザ式チューナにおいて、各受信周波数に対応しだ分周
比情報を記憶するアドレッサブル選局コードメモリα２
と、このメモリのアドレスを制御するアドレス順次制御
手段Ｏ１）と、受信信号の有無を判定する受信信号判定
手段（４シとを備え１．受信信号が所定レベル以下の時
上記メモリのアドレスを所定値だけ増減するように構成
している。

〔作用〕

受信信号判定手段（４３）によシ受信信号の有無を検出
し、受信信号が所定レベル以下の時は各受信周波数に対
応した分周比情報を記憶しているメモリｆｆ２のアドレ
スを所定値だけ増減して受信信号のない所は実質的に飛
ばしてスキャンするようにする。

〔実施例〕

以下、この発明の一実施例を第１図〜第３図に基づいて
詳しく説明する。

第１図は本実施例をステレオ受信機に適用した場合の一
例を示すもので、同図において受信アンテナ（１）によ
り捕えられた放送電波は高周波増幅回路（２）で増幅さ
れて周波数変換回路（３）に供給され、ここで局部発振
回路（４）からの局部発振信号と混合され、例えば４５
０ｋＨｚの中間周波信号に変換される。この中間周波信
号は中間周波増幅回路（５）で増幅されて検波回路（６
）に供給され、ここで検波されて可聴周波信号となる。

この可聴周波信号がマルチプレクス回路（力に供給され
、ここでステレオ信号が復調され、ミューティング回路
（８）を介して出力端子（９）に左信号（Ｌ）及び右信
号（ＦＬ）が得られる。

この際の選局動作は次のように行なわれる。キーが一部
ＱＯ）に配された複数局に対応するｎ個の選局ボタンＢ
１〜Ｂｎを押すと、選局信号が制御回路側に供給され、
制御回路ＯＩｌの指令によりこれに内蔵されたメモＩＪ
　（１２１より対応する局の分周比情報が取り出される
。メモＩＪ　（１３には予め各局の受信周波数に対応す
る周波数情報が例えば分周比情報として記憶されている
。そしてメモリ（１３より取り出された分周比情報はＰ
ＬＬ回路０３１内に設けられた可変分周器Ｊ図示せず）
に設定される。可変分局器は設定されだ分周比によシ局
部発振回路（４）からの局部発振周波数を分周し、この
分周された周波数は更にＰＬＬ回路（１３１内で基準周
波数と位相比較され、その位相比較誤差信号が低域Ｐ波
器（図示せず）を通して局部発振回路（４）に供給され
ると共に高周波増幅回路（２）に供給される。そしてこ
の低域ｐ波器の出力信号（直流信号）により局部発振回
路（４）の可変容量素子（図示せず）の容量が誤差分だ
け変化して局部発振周波数が受信しようとする局に対応
した周波数に変化すると共に、高周波増幅回路（２）の
同調用可変容量素子（図示せず）の容量も変化して受信
周波数に同調され、選局動作が完了する。

このようにして選局がタンＢ１〜Ｂｎに対応して各局毎
にプリセットされた選局情報は、スキャン時にはメモリ
スキャンがタン（１４）を押して制御回路αＢの動作に
より各局毎に読み出される。

このメモリスキャンブタン（１４）によるメモリスキャ
ンの動作を第２図のフロチャートを参照しながら説明す
る。

ステップ（イ）でメモリスキャンボタンａ４１を押すと
、制御回路（！１］によりステップ（ｏ）においてメモ
リスキャンが行われ、プリセットメモリのアドレス指定
が行われる。ステップ（ハ）において、中間周波増幅回
路（５）の出力の一部を制御回路１１１に供給して受信
信号ありか否かを判定し、受信信号が存在するとステツ
ー１’に）において所定時間例えば４秒間のモニタを行
う。この時制御回路的）によりミューティング回路（８
）ヲオフして出力端子（９）に左右のステレオ信号が得
られるようにする。

４秒間モニタしてその放送局を持続して聞きたいときは
メモリスキャンボタン（１４）を押して制御回路旧）に
対しスキャン停止の割込みをかける。これを制御回路（
団はステップ（ホ）で判断し、スキャン停止があればス
テップ（ハ）に行き、プリセットを固定し、ステップ（
ト）で終了する。

ステップ（ハ）において、制御回路ｆｌｌｌは受信信号
がなければステップ（１）にすすみ次のプリセットを行
う。つまり、次のプリセットメモリのアドレスを指定す
る。そして、ステップ（ハ）にすすみ、上述の動作を繰
り返す。また、ステップ（ホ）において、メモリスキャ
ンボタン（１４）によるスキャン停止の割込みがなけれ
ば、受信は出来たけれども持続して聞きたくないのでス
テップ（１）にすすみ、次のプリセットを行う。

このように受信信号の有無を判断し、受信信号がなけれ
ば即座に次のプリセットに入る、つまシブリセットされ
てない局を飛ばしてスキャンすることにより、プリセッ
トされてない所でスキャン動作が停止して、その所でノ
イズを聞くようなことが避けられる。

第３図はメモリスキャンの部分を具体的に示す一例であ
って、同図において、■は例えばステレオ受信機のチュ
ーナにおける受信周波数、又はこの受信機に関連して設
けられたタイマーの設定時刻等のデータを記憶するメモ
リであυ、ＲＡＭ。

ＲＯＭ、ＭＮＯＳ　）ランジスタ等で構成されている。

書込み読み出し切換回路（２υからの読み出し指令信号
、アドレスレジスタ（２功からのアドレス信号がメモ１
月優に供給されるとメモリ■０に記憶されていたこれ等
のデータはデータレジスタ（２Ｊに転送され、その内容
は更に表示回路０４）に供給されて表示される。アドレ
スレジスタ（２２１にはカウンタ（２５１から３ビツト
のｌ”−０００Ｊ〜［１１Ｊのアドレス制御信号が供給
される。

（２６）は操作スイッチ（２η、電源Ｇ！印、抵抗器（
２１で構成される単一制御信号発生回路であり、操作ス
イッチトしてのメモリスキャンスイッチ（２７）を抑圧
操作すると抵抗器（２９１の両端に得られる電圧がメモ
リスキャン信号としてクロック発生回路（３０）に供給
される。クロック発生回路（３０）は］（−Ｓフリップ
フロップ回路６υ、クロック発生器（３４、プリセッタ
ブルカウンタ国、オア回路（２）で構成されており、メ
モリスキャン信号としてのセット信号がＲ−Ｓフリツゾ
フロツプ回路（３１）のセット端子に供給されるとフリ
ップフロップ回路（３１）の出力がクロック発生器６邊
に駆動信号として供給されてクロック発生器ｕ湯からク
ロック信号がプリセッタブルカウンタ（ト）に供給され
る。プリセッタブルカウンタ（至）は外部導出端子Ｃ（
５１によって任意の側進数のカウンタとして動作するか
決定されており、クロック信号はここで所定の遅延量（
例えば４〜５秒）だけ遅延される。

ところで、このカウント動作に先立ち、操作スイッチ（
２７）を押圧することにより規定電圧がオア回路■に供
給され、その出力がプリセッタブルカウンタ鰻のリセッ
ト端子に供給されてプリセッタブルカウンタ儲がリセッ
ト状態とされる。又、プリセッタブルカウンタ（３３１
のカウント動作が終了すると、その出力がオア回路（ロ
）を介してプリセッタブルカウンタ（至）のリセット端
子に供給されてプリセッタブルカウンタ關がリセット状
態とされる。単一制御信号発生回路Ｃｅの出力電圧とプ
リセッタブルカウンタ（ト）で遅延されたクロック信号
とはオア回路（至）に供給され、オア回路（刃の出力が
メモリスキャン信号としてカウンタｅ５１のクロック端
子に供給される。

これにより、カウンタ（２暖ではカウント動作が行なわ
れ、その３ビツトの出力はアドレスレジスタ（２２にア
ドレス制御信号として供給されると共にデータレジスタ
（３７）に供給され、データレジスタ（３′７）のデー
タは表示回路（至）に供給され表示回路（慢でアドレス
が表示される。一方、カウンタ（ハ）のカウント機能が
充たされ３ビツトの出力が「１１１」となるとアンド回
路Ｇ９を介してカウンタ（２５）のリセット端子にリセ
ット信号が供給され、カウンタ２５１はリセット状態と
される。

オア回路（ト）からのクロックに基づいてカウンタ（ハ
）からアドレスレジスタ（２２へ３ビツトのアドレスデ
ータ信号が順次送られ、アドレスレジスタ（２７Ｊから
メモリ（イ）ヘアドレス信号が供給される。一方、メモ
リスキャンスイッチ（５）を押圧すると書き込み読み出
し切換回路２１）に制御信号が供給され、書き込み読み
出し切換回路Ｃυから読み出し制御信号がメモリ（イ）
に供給される。この動作に基づき、メ′モリ■からはス
テレオ受信機のチューナにおける受信周波数、タイマー
設定時刻等のデータがデータレジスタ（ハ）を介して表
示回路ｔ２（イ）に供給され表示回路（２４にて順次表
示される。

ところで、このメモリスキャン動作中に再度操作スイッ
チ（ロ）を抑圧操作すればオア回路（扇を介してカウン
タ（ハ）のクロック端子に信号が供給されるのでカウン
タＱ９はカウントアツプされ、操作スイッチ（５）を押
圧操作する毎にメモリ（２１に記憶されているデータが
素早（読み出され記憶内容を確認することができる。

次に、表示回路（２（イ）におけるメモリ（２υに記憶
されたデータの表示を停止させようとするには、ストッ
プスイッチ（４１を押圧することにより電源（４１）に
接続された抵抗器（心の両端に得られる電圧をＲ−Ｓフ
リップフロップ回路Ｇυのリセット端子に供給して１（
−Ｓフリップフロップ回路（３１１をリセット状態とす
ればよく、これによりクロック発生器（３カではクロッ
クの発生は停止Ｆされるのでカウンタ（２５１にクロッ
クは供給されず、表示回路（２４）におけるメモリ雅に
記憶されたデータの表示は停止される。

また、受信信号検出回ｗＩ（４３が設けられ、この受信
信号検出回路＋４３の出力側はアンド回路（４４）の一
方の入力端に接続され、アンド回路（柵の他方の入力端
は電源（４９に接続される。そして、アンド回路（４４
）の出力側はオア回路０６）の入力側に接続される。

受信信号検出回路（４３１は受信信号の有無に応じてそ
の出力レベルが変るようになされており、例えば受信信
号が無いときは）・イレペル（Ｈ）、有るときはローレ
ベル（Ｌ）となる。従って受信信号が無いときはアンド
回路（４滲のダートが開き、その出力信号がオア回路（
３６）を介してカウンタ（ハ）のクロック端子に供給さ
れ、カウンタ（２５＋はカウントアツプされる。このカ
ウンタ（２つのカウンタアップによりメモリ（至）に供
給されるアドレスレジスタ（２２１からのアドレス信号
が一つだけすすめられ、次のアドレスがスキャンされる
ことになる。つまり、受信信号が無いときは、単一制御
信号発生回路ｔ２Ｉ１９またはクロック発生回路（至）
の動作とは無関係に、強制的にカウンタｔ’ｓ　ｅカウ
ントアツプしてアドレスレジスタ（２４を介してメモリ
ｆ２１のアドレスを１つすすめることになる。

一方、受信信号が有るときは、アンド回路（４４Ｊのダ
ートは閉じたままであるので、アンド回路（４４１の出
力信号がオア回路（３６）を介してカウンタ（ハ）のク
ロック端子に供給されることはなく、このときの動作は
単一制御信号発生回路（ハ）またはクロック発生回路（
至）に依存した動作となる。

このようにして本実施例でも、受信できるプリセットメ
モリのみ所定時間音を出し、受信できないプリセットメ
モリは音を出すことなく飛ばしてスキャンできる。

〔発明の効果〕

上述の如くこの発明によれば、受信信号の有無を判定し
受信信号が所定レベル以下の時はメモリのアドレスを所
定値だけ増減するようにしたので、放送の受信できない
プリセットメモリは飛ばしてスキャンでき、聞きたい所
望の放送局のみを早くさがすことができると共に放送の
ないプリセットの所でノイズがでるようなこともない。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
は第１図の動作説明に供するだめの図、第３図はこの発
明の要部の具体例を示す回路構成図である。 （２）は高周波増幅回路、（３）は周波数変換回路、（
４）は局部発振回路、００）はキーボード、Ｏｌは制御
回路、（１２１はメモリ、０３１はＰ　Ｌ　Ｌ回路、（
１４）はメモリスキャンボタン、（２０はメモリ、（２
２）けアドレスレノスタ、（２５）はカウンタ、（２６
）は単一制御信号発生回路、（至）はクロック発生回路
、（４’ｊＶｉ受信信号受信画路である。

Claims (1)

1. 【特許請求の範囲】 可変分周器の分周比を可変して局部発振周波数を変更す
   るシンセサイザ式チューナにおいて、各受信周波数に対
   応した分周比情報を記憶するアドレツサブル選局コード
   メモリと、 該メモリのアドレスを制御するアドレス順次制御手段と
   、 受信信号の有無を判定する受信信号判定手段とを備え、
   受信信号が所定レベル以下の時上記メモリのアドレスを
   所定値だけ増減するようにしたことを特徴とするシンセ
   サイザ式チューナ。