JPS5950942B2

JPS5950942B2 - ウエ−ハプロ−バ

Info

Publication number: JPS5950942B2
Application number: JP53138558A
Authority: JP
Inventors: 進一佐藤
Original assignee: NIPPON PURESHIJON SAAKITSUTSU KK
Current assignee: NIPPON PURESHIJON SAAKITSUTSU KK
Priority date: 1978-11-10
Filing date: 1978-11-10
Publication date: 1984-12-11
Also published as: JPS5565162A

Description

【発明の詳細な説明】この発明は、ウェーハ上に多数配列される各チップ内Ｉ
Ｃの回路動作を自動的に試験する装置に関する。

周知の如く、ＩＣチップはシリコンウェーハ上に多数同
時に形成されるが、一般にシリコンウェーハには結晶が
壊れた部分が存在し、この欠陥部分を含むチップは不良
品となる。

従つて、ＩＣ形成工程終了後のウェーハは、通常、ウエ
ーハプローバなどと呼ばれる自動試験機にかけられ、各
チップ内のＩＣが正常に動作するか否かについて試験が
なされ、不良チップにはマーキングがなされる。ウエー
ハプローバの概略構造は、ウェーハを水平にして保持す
るチャックと、このチャックを水平面内においてＸ−Ｙ
方向へ移動するためのＸ一Ｙ駆動装置と、上記チャック
を昇降動させるための昇降装置と、上記チャックの上方
に固定され、かづ下方へ向けて同一チップの全電極と接
触するように多数の細針を一括保持してなるテストヘッ
ドと、このテストヘッドを介して各チップ内の回路動作
を試験する回路動作試験装置などからなり上記Ｘ−Ｙ駆
動装置及び昇降装置を適当に制御することにより、相隣
接するチップを順次走査しつつその良、不良を自動的に
判別するようになされている。

フ第１図は、シリコンウェーハ上におけるチップの配
列及び回路動作試験に際してチップを走査する順序を示
すための図である。

図示の如く、シリコンウェーハ１は円形をなし、その表
面はＸＹ方向に区画され多数のＩＣチップ２、２、・・
・・・・が形５成されている。そして、各ＩＣチップの
回路動作を試験するためには、先ず前記ＸＹ駆動装置に
手動により適当な信号を与え、ウェーハをＸＹ方向に移
動させつつ前記テストヘツドの直下に起点となるべきチ
ツプ２ａを位置させ、以後自動制御装置を作用でＸＹ駆
動装置を適宜制御し、図中矢印に示す如き経路を描きな
がら各チツプを順次試験する。このような経路を描かせ
つつウエーハを自動的にＸＹ方向へ移動させるために、
従来、以下のような制御方式が採用されている。

すなわち、第２図に示す如くテストヘツド３の先端には
、多数の細針４，４・・・・・・とともにフツシユラ
インなどと呼ばれる線状アタチユエータ５が出没実在に
下方へ突出させてあり、また、このアクチユエータ５の
出没動作と連動してＯＮ，０ＦＦするマイクロスイツチ
６が設けられている。そして、このマイクロスイツチ６
はチヤツク７がその上限まで上昇した状態においてテス
トヘツド３の直下にＩＣチツプ２が存在する場合に限り
ＯＮするように調整されている。一方、８はチヤツク７
の昇降動と連動してＯＮ，０ＦＦするマイクロスイツチ
であつて、このマイクロスイツチは、前記昇降装置の駆
動によ！つてチヤツク７がその上限まで達した場合に限
りＯＮするように調整されている。従つて、マイタロス
イツチ６及び８がともにＯＮ状態にあれば、それは回路
動作試験の準備が完了したことを意味することになり、
図示しない回路動作試験装置に２対して試験開始指令信
号が送られることになる。次いで、回路動作試験及び不
良品に対するマーキングなどが終了すると、回路動作試
験装置から発せられる試１験終了指令信号により図示し
ない昇降装置が駆動されてチヤツク７は下降するととも
に３同信号によつて図示しないＸＹ駆動装置が駆動され
、ウエーハ１はＹ方向へ１チツプ分移動し、更に微小時
間経過後、再び昇降装置は自動的に駆動されてチヤツタ
７は上昇することになり、以上の経過後には前述した最
初の状態に戻ることにな３３る。以上の工程を繰り返し
ながらチツプからチツプへと歩進しつつ、第１図におい
てＹ方向のエツジに位置するチツプ２ｂまで到達すると
、次のＹ方向への歩進及びチヤツク７の上昇の結果、ウ
エ−４（ハ１の有無を検知するマイクロスイツチ６はＯ
Ｎから０ＦＦへ転じ、チヤツタ７の上限を示すマイクロ
スイツチ８は依然０Ｎ状態となり、これはテストヘツド
３の直下にチツプ２が存在しないことを意味することに
なる。

この場合には、ＸＹ駆動装置に対してｘ方向へ１チツプ
分歩進させるためにＸ方向歩進指令信号が送られるとと
もに、この信号を受けてＹ方向駆動装置にあつては歩進
方向の切換作用がなされることになる。以後、同様の手
順で再びＹ方向への１チツプ毎の歩進が行なわれ、エツ
ジに到達した場合にはＸ方向への歩進及びＹ方向への方
向切換が行なわれ第１図に示されるような経路が描かれ
ることになるのである。

しかしながら、以上説明した如き走査方向制御方式には
次のような欠点がある。

（イ）マイクロスイツチ６を作動させるためのア夕チユ
エータであるフイツシユライン５の突出長さは、ウエー
ハ］の厚さの範囲でマイタロスイツチ６が確実に動作す
るように調整されなくてはならず、このためフイツシユ
ライン５の突出長の設定には極めて高精度の調整が必要
とされる。

（ロ）ウエーハ１をＸＹ方向へ移動させる際に、ウエー
ハ１の表面をフイツシユライン５の先端がこすることに
なり、せつかく完成したＩＣを破損する虞れがある。

（ハ）上記（口）の結果、フイツシユライン５の先端が
摩耗することになり、定期的にフイツシユライン５を交
換する必要があり、又フイツシユラインマイクロスイツ
チ６は比較的に高価（約１０万円）なためランニングコ
ストが上昇することになる。

（ニ）第３図に示す如く、フイツシユライン５の位置が
チツプの中心からずれているような場合にチツプ２Ｃを
Ｙ方向のエツジにあるチツプと誤認してチツプ２Ｃから
２ｅへ歩進することがあり、この場合次の列のエツジに
存在するチツプ２ｄを見逃がすことになる。

］ホ）通常、試験開始にあたつて最初の位置決めのさい
に、チツプ上のパツド（回路の入出力端子部）とテスト
針との位置合せを顕微鏡をのぞきながら行なうが、その
際に顕微鏡の視野内にフイツシユラインがあると、これ
がさまたげとなつて極めて見難いことになる。

（ヘ）ウエーハ上の特定エリアに存在するチツプ群につ
いてだけ、回路動作試験を行ないたい場合であつても、
この方式では定められた順路以外の経路でチツプを走査
することができないため、この場合には手動操作でウエ
ーハを移動せざるを得ない。

この発明は、ウエーハプローバにおける以上の如き問題
に鑑みなされたものであり、その目的とするところは構
成が簡単で、しかも、ウエーハ上の任意のエリアに存在
するチツプ群を自動的に走査しつつ、各チツプの回路動
作を試験することができるウエーハプローバを提供する
ことにある。

以下に、この発明を実施例に基ずいて詳細に説明する。
第４図は、この発明に係るウエーハプローバの一例を示
す電気回路ブロツク図である。

第４図において９は試験されるウエーハを示しこのウエ
ーハ９は図示しないチヤツク上にほぼ水平な状態で吸着
保持されている。

そして、このチヤツクは図示しない昇降機構を介して昇
降動するように構成されている。１０はこの昇降機構を
制御するための昇降制御装置であつて、この昇降制御装
置１０は、後述する回路動作試験装置１１からの試験終
了指令信号を受ける毎に、一定の周期の上下動（下降→
上昇）をするように前記昇降機構を制御する。

また、チヤツクは水平面内をＸＹ方向へ移動可能になさ
れたステージ（図示せず）上に固定されており、このス
テージのｘ及びＹ方向への移動はｘ方向制御装置１２及
びＹ方向制御装置１３によつて制御される。すなわち、
ｘ方向制御装置１２は後述するダウンカウンタ１４ある
いはフイツシユラインセンサ１５から送られるチツプ不
在指令信号を受ける毎に、ステージをｘ方向へ１チツプ
分だけ移動させる。また、Ｙ方向制御装置１３は、前記
１チツプ分の試験終了指令信号を受ける毎に、ステージ
をＹ方向へ１チツプ分だけ移動させるとともに、前記チ
ツプ不在指令信号を受けてＹ軸上における移動方向を逆
転するように構成されている。１６は前記チヤツクが上
昇してその上限まで達したことを検出するためのマイク
ロスイツチ（以下、コンタクトスイツチと言う）であり
、このコンタクトスイツチ１６から発せられるコンタク
ト指令信号（チツプ上の各パツドが、検出用細針と接触
したことを意味する信号）は、試験開始ゲー卜回路１７
へと送られる。

試験開始ゲート回路１７は前記フイツシユラインセンサ
１５あるいはダノウンカウンタ１４から発せられるチツ
プ存在指令信号及び前記コンタクトスイツチから発せら
れるコンタクト指令信号の双方を受けて、すなわち、チ
ツプ存在指令信号とコンタクト指令信号との論理積によ
つて動作し、回路動作試験装置１１に対して試験開始指
令信号わ送る。

回路動作試験装置１１は、試験開始指令信号を受けて回
路動作試験を開始し、図示しない多数の検出用細針を介
して各チツプ内１Ｃの良、不良を判別するとともに、不
良チツプについては図示しないマーキング装置を作動さ
せて赤インクによりマーキングを行なうようになされて
いる。

１８は、チツプ不在指令信号を計数し、その値があらか
じめ設定された値（例えば、９個）になると、回路動作
試験装置１１に対して動作停止指令信号を送り、試験装
置システム全体の機能を停止させるためのダウンカウン
タである。

１９は、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒ
ｙ）であり、このＲＡＭ１９の各番地には、テープリー
ダ２０の出力、あるいは、アツプカウンタ２１の出力が
書込み可能になされている。

そして、ＲＡＭ１９の出力側には、ＲＡＭ１９の出力を
初期値としてプリセツト可能なダウンカウンタ１４が設
けられている。また、２２は前記チツプ不在信号を受け
る毎にその値を１ずつ増すようになされたアツプカウン
夕であり、このアツプカウンタ２２の出力は前記ＲＡＭ
のアドレスを指定するために用いられる。

アツプカウンタ２１は、前記１チツプ分の試験終了指令
信号を受けるたびに、その値を１ずつ増すようなされた
もので、また、前記チツプ不在指令信号を受ける毎に、
その計数値をＲＡＭ１９ヘと送り出すように構成されて
いる。ダウンカウンタ１４は、前記チツプ不在指令信号
を受ける毎に、ＲＡＭの出力をプリセツトされその後前
記試験終了指令信号を受ける毎に、プリセツト値から１
ずつ減算されるようになされたものであり、しかもその
計数値が０になるまでチツプ不在信号を出力し、計数値
がＯになるとともにチツプ不在信号を出力するようにな
されている。

また、２３は切換手段であり、この切換手段によつて試
験開始ゲート回路１７の入力を、ダウンカウンタ１４あ
るいはフイツシユラインセンサ１５側のいずれかに選択
的に切換えるごとができるようになされている。次に、
以上の構成よりなるウエーハプローバの動作を系統的に
説明する。

このウエーハプローバが正常に動作するためには、ＲＡ
Ｍにウエーハ上のチツプ配列があらかじめ記憶されてい
ることを要する。

そして、この実施例のプローバにあつては、テープリー
ダ２０から入力する方法、あるいはフイツシユラインセ
ンサ１５を使つて入力する方法等によりチツプ配列をＲ
ＡＭ１９に記憶させることができる。そして未知のチツ
プ配列を有するウエーハについては内部書込手段である
フイツシユラインセンサ１５による入力が適し、一方、
あらかじめチツプ配列が知られたウエーハについては外
部書込手段であるテープリーダ２０からの入力が、能率
的である。そこで、先ずテープリーダ２０を使用したチ
ツプ配列の入力方法を説明する。先ず、試験したいウエ
ーハ９のグループの中から適当な１つを取り出し、Ｘ方
向の各列に試験されるべきチツプがいくつあるかを調べ
、第１表の如き関係を得る。

尚、Ｘ方向の各列を０１，０２，０３・・・・・・とす
る。次に、各ｘ値をアドレスとするとともに、そのＸ値
に対応するチツプ数をデータとし、これを紙テープ等に
讃孔する。

そして、この讃孔後の紙テープをテープリーダ２０にか
けることにより、ＲＡＭ１９の各番地にはその番地と対
応するｘ列における検査チツプ数が記憶されることにな
る。次いで、切換手段２３をダウンカウンタ１４側に切
換えるとともに、図示しない手動操作キーを用いてウエ
ーハ９をインチング操作し、図示しないテストヘツドの
直下に、起点となるべきチツプ２４を合せ、装置を運転
開始する。装置が運転状態になると、先ず、ＲＡＭ内の
０１番地の内容「８」がダウンカウンタ１４にプリセツ
トされる。

また、この時チヤツクは上限にあることから、コンタク
トスイツチ１６はＯＮ状態にあり、従つてコンタクト指
令信号が出力されていることになる。この結果、試験開
始ゲート回路１７からは試験開始指令信号が出力され、
そのとき検査細針と接触しているチツプについて回路動
作試験が行なわれることになる。そして、この動作試験
が終了すると、試験装置１１からは１チツプ分の試験が
終了したことを示す試験終了指令信号が出力され、この
信号によつてダウンカウンタ１４の値は１つ減算される
とともに、同信号はＹ方向制御装置１３及び昇降制御装
置１０にも送られ、ウエーハ９はＹ方向に１チツプ分移
動するとともに、ウエーハ９を載置するチヤツクは１昇
降動することになる。以上の動作が終了すると、相隣接
するチツプについて前述の初期状態に戻ることになり、
コンタクトスイツチ１６の作動及びダウンカウンタ１４
の出力を受けて試験開始ゲート回路１７からは再び試験
開始指令信号が出力され、以下同様に前述のサイクルが
繰り返されることになる。

次いで、Ｙ方向へ８チツプ分の移動が行なわれると、ダ
ウンカウンタ１４のイ直は「０」となり、ダウンカウン
タ１４からはチツプ不在指令信号が出力され、これを受
けて試験開始ゲート回路１７からの試験開始指令信号の
出力が停止される。

また、チツプ不在指令信号を受けるとアツプカウン夕２
２の値が１つ増加し、これによりＲＡＭ１９内の０２番
地の内容が出力されるとともに、チツプ不在指令信号は
ダウンカウンタ１４のプリセツト端子にも送られ、この
結果ダウンカウンタ１４内にはＲＡＭ１９の０２番地の
内容「１０」がプリセツ上されること（こなる。一方、
上記チツプ不在信号を受けるとＹ方向制御装置１３にお
いては方向切換作用が行なわれるとともに、ｘ方向制御
装置１２においてはｘ方向へ１チツプ分の移動がなされ
、この結果第４図に示すようにウエーハ９はｘ方向へ点
線のように移動し、０１列から０２列へと移ることにな
る。

こうして、０１列から０２列への移動とともにチヤツク
が上昇してコンタクトスイツチ１６がＯＮすると、試験
開始ゲート回路１７の入力側にはコンタクト指令信号及
びチツプ存在信号の双方が得られることになり、試験開
始指令信号が再び出力されることになる。そして、この
試験開始指令信号を受けて回路動作試験装置１１は駆動
され、１チツプ分の回路動作試験が行なわれ、終了とと
もに試験終了指令信号がＹ方向制御装置１３及び昇降制
御装置１０へと送られ、ウエーハ９はＹ方向（特に、図
中下か上へ）１チツプ分移動するとともに、昇降制御装
置１０が駆動されて１昇降動をすることになる。以後、
Ｙ方向への１０チツプ分の移動が行なわれると、前述と
同様の経過を経て０３列への移動が行なわれ、以上を繰
り返すことによつて１０列までの自動走査が終了すると
、ＲＡＭ１９の１１番地以降の内容は「０」となつてい
ることから、ダウンカウンタ１４の出力は以後永続的に
チツプ不在信号を出力することになる。

そして、このチツプ不在信号の出力回数がダウンカウン
タ１８にあらかじめ設定された初期値「９」になると、
ダウンカウンタ１８からは動作停止指令信号が出力され
、この信号を受けて回路動作試験装置１１の全機能は停
止し、そのウエーハについての試験は最終的に終了する
ことになる。次に、このウエーハプローバの他の使用方
法を説明する。

前述の場合には、ＲＡＭ１９にチツプ配列を記憶させる
手段としてテープリーダ２０を利用したが、この場合に
はウエーハ９上のチツプ配列をあらかじめ知つておくこ
とが必要となる。しかしながら、ウエーハ９上のチツプ
個数が多くなると、これはなかなか困難になる。そこで
゛、このような場合、この実施例プローバの場合には、
ウエーハ９上のチツプ配列をＲＡＭ１９に自動的に記憶
させることもできる。先ず、切換手段２３をフイツシユ
ラインセンサ］５側に切換え、従来と全く同じように各
チツプの有無をフイツシユラインセンサ１５によつて１
つずつ確認させながら自動走査を行なう。

すなわち、テストヘツドの直下に起点となるチツプ２４
を位置させたのち、装置を自動運転させると、フイツシ
ユラインの直下にチツプが存在する場合には、チヤツク
の上昇とともにチツプ存在信号が試験開始ゲート回路１
７へと送られ、これを受けて試験開始指令信号が出力さ
れ、回路動作試験装置１１が駆動されて、回路動作試験
が行なわれ、その終了とともに試験終了指令信号が出力
され、この試験終了信号の出力回数はアツプカウンタ２
１によつて計数されることになる。一方、回路動作試験
装置］１から出力される試験終了指令信号及びフイツシ
ユラインセンサ１５から出力されるチツプ不在指令信号
を受けて、ｘ方向、Ｙ方向、昇降の各制御装置１２，
１３，１０はあらかじめ設定された動作を行なうこと
になり、この結果ウエーハ９は第４図のようにエツジに
達すると自動的に方向を逆転しつつ、図示の経路で移動
することになる。従つて、０１列の試験が終了するとア
ツプカウン夕２１の計数値は実動的に「８」になる。

また各列の試験が終了してフイツシユラインセンサ１５
からチップ不在指令信号力咄力されると、この信号を受
けてアツプカウンタ２２の計数値は１つ増し、この計数
値によりＲＡＭ１９内の０１番地が指定され、不在指令
信号を受けるとともにアツプカウンタ２１の出力はＲＡ
Ｍ１９に送られ、この結果各列の試験が終了する毎にそ
の列と対応するＲＡＭ１９内の所定番地には、その列に
おける検“査すべきチツプ数が自動的に書き込まれるこ
とになり、１枚のウエーハ９の全試験が終了した後にＲ
ＡＭ１９内にはそのウエーハ９上のチツプ配列が自動的
に記憶されることになる。以後、切換手段２３をダウン
カウンタ１４側に切換えることにより、ＲＡＭ１９内の
チツプ配列に従つて自動走査を行なうことができる。以
上説明した如く、この実施例プローバによれば、チツプ
配列をＲＡＭ１９に記憶させるに際してテープリーダ２
０あるいはフイツシユラインセ１ンサ１５のいずれかに
よつてこれを行なうことができるものであるが、この発
明においては、更にＲＡＭ１９のかわりにＲＯＭの差し
換えによつても、メモリ内容の変更が可能であることは
勿論である。

また、この実施例プローバにあつては、ウエーハ９上の
特定エリアに存在するチツプのみを自動的に検査するこ
ともできる。

すなわち、例えば第０４，０５，０６列に存在するチツ
プについてだけ回路動作試験を行なわせたいような場合
には、テープリーダ２０あるいはテープリーダ２０のか
わりにデジタルスイツチなどを用いて、ＲＡＭ１９の０
４，０５，０６番地だけに所定のチツプ数を書き込み、
他の番地の内容を「０」にしておけばよいわけで゛ある
。尚、この場合には、ダウンカウンタ１８のプリセツト
値を適当に増加させることが好ましい。以後、装置を運
転させれば、テストヘツドの直下に所望する検査チツプ
列が位置するまでの間、ダウンカウンタ１４からはチツ
プ不在指令信号が出力され、この結果０１，０２，０３
列及び０７，０８，０９，１０列の走査は一切省略され
ることになり、所望する列についてだけ試験が行なわれ
ることになる。次に、以上説明したこの発明の実施例の
効果を詳細に説明する。

（イ〉従来のフイツシユラインセンサを用いたウエー
ハプローバの場合、フイツシユラインの調整が面倒であ
ること、チツプの表面がフイツシユラインの先端でこす
られるため、ＩＣが破損する虞れがあること、フイツシ
ユラインが消耗品でありしかも比較的に高価なためラン
ニングコストが高いこと、エツジ近傍のチツプ配列によ
つては、試験されずに通過するチツプが生ずること等の
欠点があるにも拘らず、従来プローバにおいてフイツシ
ユラインは不可欠な要素であ．るため適当な解決策が見
当らなかつた。

しかしながら、この実施例フ狛一バによれば、ウエーハ
上のチツプ配列をメモリにあらかじめ記憶させ、その記
憶内容に従つてウエーハを移動させる手法を採用してい
ることから、必．らずしもフイツシユラインが不要にな
り、その結果前記したフイツシユラインに起因する様々
な問題を一挙に解決することができる。

（ロ）メモリの内容に従つてウエーハはＸＹ方向に移動
するものであるから、ウエーハ上のチツプ・配列に拘ら
ずウエーハを任意の方向へ移動させることが可能となり
、この結果ウエーハ上の特定メリアに存在するチツプの
みについて、その回路動作試験をすることもできる。

（ハ）メモリにチツプ配列を書き込む手段としては、必
ずしもフイツシユラインは不要であるから完全にフイツ
シユラインを除去することもでき、これにより、テスト
針とパツドとの位置合せの際にフイツシユラインにより
視野が遮ぎられることを防止することができる。

（ニ）図示例の如く、メモリに対する書き込み手段とし
てフイツシユラインによる方式を採用すれば、未知のチ
ツプ配列を有するウエーハについても、自動的にそのチ
ツプ配列をメモリ内に記憶させることができる。

（ホ）メモリへの書込手段を２種類設けることにより機
器の寿命がのびる。

以上の実施例の効果からも明らかなように、この発明に
よれば、テスト針を介して各チツプ内ＩＣの回路動作を
試験し、その良、不良を判別する回路動作試験装置と、
ウエーハ上に配列される各チツプのテスト順序を記憶す
るメモリと、このメモリ内の情報に基ずいて、ラスト針
とウエーハとを相対的に移動せしめるチツプ走査制御手
段とを備え、前記メモリへの書込手段をフイツシユライ
ンとテープリーダの２種類設けることにより、フイツシ
ユラインの寿命が飛躍的に伸び、コストダウンに有効で
ある。

尚、本願発明の詳細な説明において、外部書込手段をテ
ープリーダとしたが、これはキーボード、及びカードリ
ーダ等その他の入力機器でも実現可能であることは言う
までもない。

【図面の簡単な説明】

第１図は、シリコンウエーハ上におけるチツプの配列及
び回路動作試験に際してチツプを走査する順序を示す図
、第２図は、テストヘツドとウエーハとの関係を示す断
面図、第３図は、従来プローバの欠点を説明するための
図、第４図は、この発明に係るウエーハプローバの一例
を示すブロツ夕図である。４・・・・・・テスト針、２，２４・・・・・・チツ
プ、１１・・・・・・回路動作試験装置、１９・・・・
・・メモリ、１０，１２，１３・・・・・・チツプ走
査駆動手段。

Claims

【特許請求の範囲】

１テスト針を介して、ウェーハ上の配列された各チッ
プ内のＩＣの回路動作を試験し、前記チップの良、不良
を判別する回路動作試験装置において、前記ウェーハを
保持するチャックと、前記チャックの昇降動作と連動し
てオン・オフする第１のスイッチと、前記ウェーハの存
在を判別するセンサと、前記テスト針と前記ウェーハと
の位置を相対的に移動せしめる走査制御手段と、前記ウ
ェーハ上の配列された各チップのテスト順序を記憶する
メモリと、前記メモリの値を入力し前記走査制御手段の
動作を前記第１のスイッチと前記センサの出力によりカ
ウントするカウンタと、前記メモリに前記チップのテス
ト順序を書込むための書込手段とを備え、前記メモリ内
の情報に基づいて前記走査制御手段を駆動する構成とし
、前記書込手段は、前記センサにより前記ウェーハ上の
チップの配列を検出して前記カウンタを介し書込む内部
書込手段と、前記メモリに接続される情報読取装置によ
り書込む外部書込手段の２つを、第２のスイッチで切り
換えが可能であることを特徴とするウエーハプローバ。