JPS5950782A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS5950782A JPS5950782A JP15993982A JP15993982A JPS5950782A JP S5950782 A JPS5950782 A JP S5950782A JP 15993982 A JP15993982 A JP 15993982A JP 15993982 A JP15993982 A JP 15993982A JP S5950782 A JPS5950782 A JP S5950782A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- parallel
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタを用いたインバータ装置に関する
ものであり、その目的とするところは、発振用のトラン
ジスタに印加される電圧を低減するとともに、スイッチ
シブ損失を低減したインバータ装置を提供することにあ
る。
ものであり、その目的とするところは、発振用のトラン
ジスタに印加される電圧を低減するとともに、スイッチ
シブ損失を低減したインバータ装置を提供することにあ
る。
従来、この種のインバータ装置として第１図に示すよう
なものがあった。すなわち、直流電源（ト））にイシタ
クタシス（ｔ、ｏ）を介してプッシュプル型のインバー
タ装置（イ）を接続したもので、イシバータ回路囚は１
対の発振用のトランジスタ（（ｈ） （Ｑ２）、バイア
ス抵抗（Ｒ’ｌ ） （Ｒ’２ ）、１次巻線（ｎ′１
）（ｎ′２）、２次巻線（ｒ＋３）、帰還巻線（ｎ４）
を有するイシバータトラシス＜Ｔ’ｌ ＞、１次巻線（
ｎ’、） （ｎ’２）にそれぞれ並列接続される共振用
コンデシサ（Ｃ１） （Ｃ２）とで構成でれていた。図
中■）は２次巻線（ｎａ）に接続式れた負荷である。
なものがあった。すなわち、直流電源（ト））にイシタ
クタシス（ｔ、ｏ）を介してプッシュプル型のインバー
タ装置（イ）を接続したもので、イシバータ回路囚は１
対の発振用のトランジスタ（（ｈ） （Ｑ２）、バイア
ス抵抗（Ｒ’ｌ ） （Ｒ’２ ）、１次巻線（ｎ′１
）（ｎ′２）、２次巻線（ｒ＋３）、帰還巻線（ｎ４）
を有するイシバータトラシス＜Ｔ’ｌ ＞、１次巻線（
ｎ’、） （ｎ’２）にそれぞれ並列接続される共振用
コンデシサ（Ｃ１） （Ｃ２）とで構成でれていた。図
中■）は２次巻線（ｎａ）に接続式れた負荷である。
いま、直流電源＠）の直流電圧がインバータ回路（４）
に与えられると、バイアス抵抗（Ｒ’ｌ ） （Ｒ’２
）を介して、各トランジスタ（Ｑｌ） （Ｑ２）にベ
ースバイアスが与えられる。これにより、トランジスタ
（Ｑｌ）（Ｑ２）の一方が先にオシするが、仮にトラン
ジスタ（Ｑｌ）がオンした場合、インバータトランス（
Ｔ’ｌ ）の１次巻線（ｎ’１） （ｎ’２）のインタ
フタシスと共振用、コニ７．！シ・す（Ｃ１） （Ｃ’
２）により振動電圧が生じ、これが帰還巻線（Ｒ４）に
起電力を発生し、他方のトランジスタ（Ｑ２）をオシす
る。以下同様にして、トランジスタ（Ｑｌ）（Ｑ２）が
交互にオシオフして発振が始まり、インバータトランス
（Ｔ’ｌ）を介して、高周波の交流電圧が出力さｆ′Ｌ
負荷■）・鴫高周波電圧が供給てれる。
に与えられると、バイアス抵抗（Ｒ’ｌ ） （Ｒ’２
）を介して、各トランジスタ（Ｑｌ） （Ｑ２）にベ
ースバイアスが与えられる。これにより、トランジスタ
（Ｑｌ）（Ｑ２）の一方が先にオシするが、仮にトラン
ジスタ（Ｑｌ）がオンした場合、インバータトランス（
Ｔ’ｌ ）の１次巻線（ｎ’１） （ｎ’２）のインタ
フタシスと共振用、コニ７．！シ・す（Ｃ１） （Ｃ’
２）により振動電圧が生じ、これが帰還巻線（Ｒ４）に
起電力を発生し、他方のトランジスタ（Ｑ２）をオシす
る。以下同様にして、トランジスタ（Ｑｌ）（Ｑ２）が
交互にオシオフして発振が始まり、インバータトランス
（Ｔ’ｌ）を介して、高周波の交流電圧が出力さｆ′Ｌ
負荷■）・鴫高周波電圧が供給てれる。
第２図（ａ）０〕）は、第１図従来例のトランジスタ（
Ｑｌ） （Ｑ２）に印加される電圧（ＶＣＥ）および］
コレクタ電流Ｉｃ）の波形であり、図から明らかなよう
に、トランジスタ（Ｑｌ）（Ｑ２）に流れるコレクタ電
流（Ｉｃ）けイ″Ｊタクタシス（Ｌｏ）により定電流化
されてほぼフラットな直流電流となるので、スイッチシ
フ損失が小さくなる特徴を有しているものの、トランジ
スタ（（ｈ） （Ｑ２）の印加電圧（ＶＣ＋Ｃ）のピー
ク値は電源電圧（ＶＥ）の略３倍になるので、高耐圧の
トランジスタが必侠となり、コストが高くなるという欠
点があった。そこで、このような欠点を解消するものと
して第３図に示すようなインバータ回路が考えられてい
る。図中、（Ｃ３） （Ｃ４）は同一容量を有する１対
の分圧コシヂシサであり、分圧コシデ、７ｔ（Ｃ３）
（Ｃ４）の直列回路が直流電源■）に並列接続されてい
る。（Ｔｌ）はインバータトランスであり、１対の１次
巻線（ｎｌ） （ｎｌ）および帰還巻線（Ｒ４） （Ｒ
５）は寺互いに逆極性に巻装されている。ＩｆＴ 記一
方の分圧コシヂシサ（Ｃ３）には、共振用コシヂンサ（
Ｃ１）が並列接続き才″Ｌ、た１次巻線（ｎｌ）と、帰
還巻線（Ｒ４）出力がベースに入力される第１の発振用
のトランジスタ（Ｑｌ）との直列回路が並列接続式ｔ′
Ｌ、第１の閉回路（Ｓｌ）が構成されている。他方の分
圧コシヂンサ（Ｃ４）には、共振用コンデシサ（Ｃ２）
が並列接続された１次巻線（ｎｌ）と、帰還巻線（Ｒ５
）出力がベースに入力される第２の発振用のトランジス
タ（Ｑ２）との直列回路が並列接続をれ、第２の閉回路
（Ｓ２）が構成されている。図中（Ｒ１） （Ｒ２）は
］ンヂシ寸（Ｃ３）（Ｃ４）の正極端とトランジスタ（
Ｑｌ）（Ｑ２）のベースとの間に接続されるバイアス抵
抗、（Ｄｌ）（Ｒ２）はトランジスタ（Ｑｌ） （Ｑ２
）に並列接続されたバイパス用タイオードである。
Ｑｌ） （Ｑ２）に印加される電圧（ＶＣＥ）および］
コレクタ電流Ｉｃ）の波形であり、図から明らかなよう
に、トランジスタ（Ｑｌ）（Ｑ２）に流れるコレクタ電
流（Ｉｃ）けイ″Ｊタクタシス（Ｌｏ）により定電流化
されてほぼフラットな直流電流となるので、スイッチシ
フ損失が小さくなる特徴を有しているものの、トランジ
スタ（（ｈ） （Ｑ２）の印加電圧（ＶＣ＋Ｃ）のピー
ク値は電源電圧（ＶＥ）の略３倍になるので、高耐圧の
トランジスタが必侠となり、コストが高くなるという欠
点があった。そこで、このような欠点を解消するものと
して第３図に示すようなインバータ回路が考えられてい
る。図中、（Ｃ３） （Ｃ４）は同一容量を有する１対
の分圧コシヂシサであり、分圧コシデ、７ｔ（Ｃ３）
（Ｃ４）の直列回路が直流電源■）に並列接続されてい
る。（Ｔｌ）はインバータトランスであり、１対の１次
巻線（ｎｌ） （ｎｌ）および帰還巻線（Ｒ４） （Ｒ
５）は寺互いに逆極性に巻装されている。ＩｆＴ 記一
方の分圧コシヂシサ（Ｃ３）には、共振用コシヂンサ（
Ｃ１）が並列接続き才″Ｌ、た１次巻線（ｎｌ）と、帰
還巻線（Ｒ４）出力がベースに入力される第１の発振用
のトランジスタ（Ｑｌ）との直列回路が並列接続式ｔ′
Ｌ、第１の閉回路（Ｓｌ）が構成されている。他方の分
圧コシヂンサ（Ｃ４）には、共振用コンデシサ（Ｃ２）
が並列接続された１次巻線（ｎｌ）と、帰還巻線（Ｒ５
）出力がベースに入力される第２の発振用のトランジス
タ（Ｑ２）との直列回路が並列接続をれ、第２の閉回路
（Ｓ２）が構成されている。図中（Ｒ１） （Ｒ２）は
］ンヂシ寸（Ｃ３）（Ｃ４）の正極端とトランジスタ（
Ｑｌ）（Ｑ２）のベースとの間に接続されるバイアス抵
抗、（Ｄｌ）（Ｒ２）はトランジスタ（Ｑｌ） （Ｑ２
）に並列接続されたバイパス用タイオードである。
いま、トランジスタ（Ｑｘ） （Ｑ２）のいずれか（例
えばＱｌ ）にバイアス抵抗（Ｒ１）（Ｒ２）を介して
ベース電流が流れると、そのトランジスタ（Ｑｌ）がオ
ンして１次巻線（ｎｌ）に振ｅＪＪ電流が流れ、帰還巻
線（Ｒ５）に誘起された電圧によりトランジスタ（Ｑ２
）がオシする。次に、トランジスタ（Ｑ２）がオシして
１次巻線（ｎｌ）に振ωＪ電流が流れ、帰還巻線（Ｒ４
）に誘起された電圧よりトランジスタ（Ｑｌ）がオシす
る。同様にしてトランジスタ（Ｑｌ）（Ｑ２）が交互に
オンオフして２次巻線（ｎａ）に所定周波数の交流電力
を誘起させるｄすなわち、帰還巻線（Ｒ４） （Ｒ５）
に誘起される電圧は、１次巻線（ｎｌ）（ｎｌ）のイン
タフタシスと共振コシデンサ（Ｃ１） （（：２）の容
量とで決定される共振電圧と同相の正弦波電圧であシ、
その極性り共振に従って交番し、帰還巻線（Ｒ４）（Ｒ
５）の極性によりバイアス抵抗（Ｒ１） （Ｒ２）を介
して流れる電流をトランジスタ（Ｑｌ）のベースか、ト
ランジスタ（Ｑ２）のベースに流し、トランジスタ（Ｑ
ｌ） （Ｑ２）をオシオフさせ、る。例えば、帰還巻線
（ｎａ） （Ｒ５）の極性が第３図のようになっている
場合、帰還巻線（１１４）（１１５）の誘起電圧により
トラ′Ｊ、；スタ（Ｑｌ）のベース・エミッタ間が順方
向、トランジスタ（Ｑ２）のベース・エミッタ間が逆方
向に電圧が印加されるため、バイアス抵抗（Ｒ１）を介
してトランジスタ（Ｑｌ）のベースに電流が流れトラン
ジスタ（Ｑｌ）がオシになりトランジスタ（Ｑ２）がオ
フになる。一方、帰還巻線（Ｒ４） （ｎ５’）の極性
が反転するとトランジスタ（Ｑｌ）がオフし、トランジ
スタ（Ｑ２）がオシになる。
えばＱｌ ）にバイアス抵抗（Ｒ１）（Ｒ２）を介して
ベース電流が流れると、そのトランジスタ（Ｑｌ）がオ
ンして１次巻線（ｎｌ）に振ｅＪＪ電流が流れ、帰還巻
線（Ｒ５）に誘起された電圧によりトランジスタ（Ｑ２
）がオシする。次に、トランジスタ（Ｑ２）がオシして
１次巻線（ｎｌ）に振ωＪ電流が流れ、帰還巻線（Ｒ４
）に誘起された電圧よりトランジスタ（Ｑｌ）がオシす
る。同様にしてトランジスタ（Ｑｌ）（Ｑ２）が交互に
オンオフして２次巻線（ｎａ）に所定周波数の交流電力
を誘起させるｄすなわち、帰還巻線（Ｒ４） （Ｒ５）
に誘起される電圧は、１次巻線（ｎｌ）（ｎｌ）のイン
タフタシスと共振コシデンサ（Ｃ１） （（：２）の容
量とで決定される共振電圧と同相の正弦波電圧であシ、
その極性り共振に従って交番し、帰還巻線（Ｒ４）（Ｒ
５）の極性によりバイアス抵抗（Ｒ１） （Ｒ２）を介
して流れる電流をトランジスタ（Ｑｌ）のベースか、ト
ランジスタ（Ｑ２）のベースに流し、トランジスタ（Ｑ
ｌ） （Ｑ２）をオシオフさせ、る。例えば、帰還巻線
（ｎａ） （Ｒ５）の極性が第３図のようになっている
場合、帰還巻線（１１４）（１１５）の誘起電圧により
トラ′Ｊ、；スタ（Ｑｌ）のベース・エミッタ間が順方
向、トランジスタ（Ｑ２）のベース・エミッタ間が逆方
向に電圧が印加されるため、バイアス抵抗（Ｒ１）を介
してトランジスタ（Ｑｌ）のベースに電流が流れトラン
ジスタ（Ｑｌ）がオシになりトランジスタ（Ｑ２）がオ
フになる。一方、帰還巻線（Ｒ４） （ｎ５’）の極性
が反転するとトランジスタ（Ｑｌ）がオフし、トランジ
スタ（Ｑ２）がオシになる。
第４図（ａ） （ｂ）は第３図従来例のトランジスタ（
Ｑｌ）（Ｑ２）に印加される電圧（ｖｃＥ）、トランジ
スタ（Ｑｌ）（Ｑ２）およびタイオード（ＤＩ） （Ｒ
２）よりなるスイッチ回路に流れる電流（Ｉｓ）をそれ
ぞれ示すものである。この場合、トランジスタ（Ｃｈ）
（Ｑ２）には１次巻線（ｎｌ）（ｎ２）を介して分圧
コシヂシサ（Ｃ３） （Ｃａ）の両端電圧が印力目キれ
、分圧コシヂシサ（Ｃ３） （Ｃ４）の両端電圧は直流
電源市）の電圧（ＶＥ）のよとなっているので、トラン
ジスタ（Ｑｌ）（Ｑ２）に印加される電圧（ＶＣＫ）は
第１図従来例に比べて半減することになる。すなわち、
トランジスタ（Ｑｌ）（Ｑ２）に印加σれる電圧（Ｖｅ
ｘ）はほぼ半波の正弦波状の電圧となり、そのピーク値
はユＶＥとなる。したがって、トランジスタ（Ｑｌ）
（Ｑ２）として低耐圧のものが使用です、コストが安く
なるとともに高周波特性が良くなるという特徴がある。
Ｑｌ）（Ｑ２）に印加される電圧（ｖｃＥ）、トランジ
スタ（Ｑｌ）（Ｑ２）およびタイオード（ＤＩ） （Ｒ
２）よりなるスイッチ回路に流れる電流（Ｉｓ）をそれ
ぞれ示すものである。この場合、トランジスタ（Ｃｈ）
（Ｑ２）には１次巻線（ｎｌ）（ｎ２）を介して分圧
コシヂシサ（Ｃ３） （Ｃａ）の両端電圧が印力目キれ
、分圧コシヂシサ（Ｃ３） （Ｃ４）の両端電圧は直流
電源市）の電圧（ＶＥ）のよとなっているので、トラン
ジスタ（Ｑｌ）（Ｑ２）に印加される電圧（ＶＣＫ）は
第１図従来例に比べて半減することになる。すなわち、
トランジスタ（Ｑｌ）（Ｑ２）に印加σれる電圧（Ｖｅ
ｘ）はほぼ半波の正弦波状の電圧となり、そのピーク値
はユＶＥとなる。したがって、トランジスタ（Ｑｌ）
（Ｑ２）として低耐圧のものが使用です、コストが安く
なるとともに高周波特性が良くなるという特徴がある。
しかしながら、このインバータ装置にあっては、トラン
ジスタ（Ｑｌ） （Ｑ２）およびタイオード（Ｄｘ）
（Ｄ２）よりなるスイッチ回路に流れる電流（Ｉｓ）は
第４図（ｂ）に示すように三角波状の！ １１１電流と
なる。この電流（Ｉｓ）はコシヂシサ（Ｃ１）、１次巻
線（ｎｌ）よりなる振動回路あるいはコンヂυｔ （Ｃ
ａ）、１次巻線（ｎ２）よりなる振動回路に流れる電流
であり、タイオード（ＤＩ） （Ｄ２）を流ｎる負の電
＃、（ＩＤ）と、トランジスタ（Ｑｌ） （Ｑ２）を流
れる正の電流（Ｉｃ）とが存在する。したがって、負の
電流（Ｉ Ｄ）を流すためのタイオード（Ｄｌ）（Ｄ２
）が不可欠であり、回路構成が複雑化してコストが高く
なるとい′う問題があり、また、トランジスタ（Ｑｌ）
（Ｑ２）に流れる電流（Ｉａ）に休止期間が生じるとと
もに、遮断するときのピーク値が大きくなるためスイツ
チンジ損失が大きくなるという欠点があった。本発明は
上記の点に鑑みて為されたものである。
ジスタ（Ｑｌ） （Ｑ２）およびタイオード（Ｄｘ）
（Ｄ２）よりなるスイッチ回路に流れる電流（Ｉｓ）は
第４図（ｂ）に示すように三角波状の！ １１１電流と
なる。この電流（Ｉｓ）はコシヂシサ（Ｃ１）、１次巻
線（ｎｌ）よりなる振動回路あるいはコンヂυｔ （Ｃ
ａ）、１次巻線（ｎ２）よりなる振動回路に流れる電流
であり、タイオード（ＤＩ） （Ｄ２）を流ｎる負の電
＃、（ＩＤ）と、トランジスタ（Ｑｌ） （Ｑ２）を流
れる正の電流（Ｉｃ）とが存在する。したがって、負の
電流（Ｉ Ｄ）を流すためのタイオード（Ｄｌ）（Ｄ２
）が不可欠であり、回路構成が複雑化してコストが高く
なるとい′う問題があり、また、トランジスタ（Ｑｌ）
（Ｑ２）に流れる電流（Ｉａ）に休止期間が生じるとと
もに、遮断するときのピーク値が大きくなるためスイツ
チンジ損失が大きくなるという欠点があった。本発明は
上記の点に鑑みて為されたものである。
以下、実施例について図を用いて説明する。第５図は本
発り１一実施例を示すものであり、第３図従来例と同様
のインバータ装置において、第１゜第２の閉回路（ＳＬ
＞（Ｓ２）にそれぞ０イシタクタシス（Ｌｏｌ） （Ｌ
Ｏ２）を直列挿入したものであり、インタフタシス（Ｌ
ＯＩ） （ＬＯ２）は電磁結合でれてトラシス（Ｔ２）
がｊ構成されており、両イシタクタシス（ＬＯｌ） （
ＬＯ２）に対応する巻線を同一極性に巻装しである。塘
た、第３図従来例におけるタイオード（Ｄｉ） （Ｄ２
）は省略するいま、実施例における発振動作は第３図従
来例と同様であり、交互にオシオフする１〜ラシジスタ
（Ｑｌ） （Ｑ２）に印加される電圧（ＶＣＫ）および
トランジスタ（Ｑｌ） （Ｑ２）に流れる電流（Ｉｃ）
はそれぞれ第６図（ａ）（ｂ）に示すように々る。すな
わち、トランジスタ（Ｑｌ） （Ｑ２）に印加される電
圧（ＶＣＥ）のピーク値は第３図従来例と同様に旦ｖＥ
となり、第１図従来例に比べて大巾に低くなるとともに
、トランジスタ（Ｑｌ）（Ｑ２）Ｋ流れる電流（ｔｃ）
は閉回路（ＳＲ）（Ｓ２）に直列挿入されるインタフタ
シス（Ｌｏｌ）、（ＬＯ２）によってフラット化されス
イッチ、：／り損失が低減されることになる。壕だ、第
３図従来例のように負の電流（Ｉ Ｄ）を流すためのタ
イオード（Ｉｈ） （Ｄ２）が不要になり、構成が簡単
になるとともにコストも安くなる。芒らに、インタフタ
シス（Ｌｏｘ） （ＬＯ２）を磁気結合してトランスを
形成しており、インタフタシス（ＬＯＩ） （ＬＯ２）
に対応する巻線を同極性に巻装しているので、トランジ
スタ（Ｑｚ） （Ｑ２）のオシオフ時に発生するひげ状
のサージ電流を小さくすることができるようになってい
る。
発り１一実施例を示すものであり、第３図従来例と同様
のインバータ装置において、第１゜第２の閉回路（ＳＬ
＞（Ｓ２）にそれぞ０イシタクタシス（Ｌｏｌ） （Ｌ
Ｏ２）を直列挿入したものであり、インタフタシス（Ｌ
ＯＩ） （ＬＯ２）は電磁結合でれてトラシス（Ｔ２）
がｊ構成されており、両イシタクタシス（ＬＯｌ） （
ＬＯ２）に対応する巻線を同一極性に巻装しである。塘
た、第３図従来例におけるタイオード（Ｄｉ） （Ｄ２
）は省略するいま、実施例における発振動作は第３図従
来例と同様であり、交互にオシオフする１〜ラシジスタ
（Ｑｌ） （Ｑ２）に印加される電圧（ＶＣＫ）および
トランジスタ（Ｑｌ） （Ｑ２）に流れる電流（Ｉｃ）
はそれぞれ第６図（ａ）（ｂ）に示すように々る。すな
わち、トランジスタ（Ｑｌ） （Ｑ２）に印加される電
圧（ＶＣＥ）のピーク値は第３図従来例と同様に旦ｖＥ
となり、第１図従来例に比べて大巾に低くなるとともに
、トランジスタ（Ｑｌ）（Ｑ２）Ｋ流れる電流（ｔｃ）
は閉回路（ＳＲ）（Ｓ２）に直列挿入されるインタフタ
シス（Ｌｏｌ）、（ＬＯ２）によってフラット化されス
イッチ、：／り損失が低減されることになる。壕だ、第
３図従来例のように負の電流（Ｉ Ｄ）を流すためのタ
イオード（Ｉｈ） （Ｄ２）が不要になり、構成が簡単
になるとともにコストも安くなる。芒らに、インタフタ
シス（Ｌｏｘ） （ＬＯ２）を磁気結合してトランスを
形成しており、インタフタシス（ＬＯＩ） （ＬＯ２）
に対応する巻線を同極性に巻装しているので、トランジ
スタ（Ｑｚ） （Ｑ２）のオシオフ時に発生するひげ状
のサージ電流を小さくすることができるようになってい
る。
第７図乃至第９図はそれぞれ他の実施例を示すもので、
インタフタシス（ＬＯＩ） （ＬＯ２）よりなるトラシ
ス（Ｔ２）の挿入場所を変更し、トランジスタ（Ｑｌ）
（Ｑ２）に流れる電流（Ｉｃ）をよりフラット化するた
めにインタフタシス（ＬＯ）を付加したもの＋あり、動
作は第５図実施例と同様である。
インタフタシス（ＬＯＩ） （ＬＯ２）よりなるトラシ
ス（Ｔ２）の挿入場所を変更し、トランジスタ（Ｑｌ）
（Ｑ２）に流れる電流（Ｉｃ）をよりフラット化するた
めにインタフタシス（ＬＯ）を付加したもの＋あり、動
作は第５図実施例と同様である。
本発明は上述のように直流電源に１対の分圧］ンデシサ
の直列回路を並列接続し、イシバータトランスに１対の
１次巻線および帰還巻線を巻装し、共振用］シヂシサが
並列接続された一方の１次巻線と、一方の帰還巻線出力
がベースに入力される第１の発振用のトランジスタとの
直列回路を前記一方の分圧］シヂンサに並列接続するこ
とにより第１の閉回路を構成するとともに、共振用コシ
デンサが並列接続された他方の１次巻線と、他方の帰還
巻線出力がベースに入力埒れる第２の発振用のトランジ
スタとの直列回路を前記他方の分圧コシヂンサに並列接
続することにより第２の閉回路を構成し、両発振用のト
うシジスタを交互にオシオフするようにしたインバータ
装置において、第１．第２の閉回路にそれぞれ第１．第
２のインタフタシスを直列挿入したものであり、分圧］
ンデン寸によって分圧された電圧（直流電源電圧の介し
て発振用のトランジスタに印加するようにしているので
、発振用のトランジスタに印加される電圧が低減され、
耐圧の低い安価なトランジスタを用いることができ、ま
た、第１、第２の閉回路にそれぞれ第１、第２のインタ
フタンスを直列挿入することにより、発振用のトラ−）
、；スタに流れる電流をフラット化しているので、スイ
ッチング損失が低減されふとともに、第３図従来例にお
ける発振用のトランジスタに並列接続されたタイオード
を省略することができ、回路構成が簡単になるという利
点がある。
の直列回路を並列接続し、イシバータトランスに１対の
１次巻線および帰還巻線を巻装し、共振用］シヂシサが
並列接続された一方の１次巻線と、一方の帰還巻線出力
がベースに入力される第１の発振用のトランジスタとの
直列回路を前記一方の分圧］シヂンサに並列接続するこ
とにより第１の閉回路を構成するとともに、共振用コシ
デンサが並列接続された他方の１次巻線と、他方の帰還
巻線出力がベースに入力埒れる第２の発振用のトランジ
スタとの直列回路を前記他方の分圧コシヂンサに並列接
続することにより第２の閉回路を構成し、両発振用のト
うシジスタを交互にオシオフするようにしたインバータ
装置において、第１．第２の閉回路にそれぞれ第１．第
２のインタフタシスを直列挿入したものであり、分圧］
ンデン寸によって分圧された電圧（直流電源電圧の介し
て発振用のトランジスタに印加するようにしているので
、発振用のトランジスタに印加される電圧が低減され、
耐圧の低い安価なトランジスタを用いることができ、ま
た、第１、第２の閉回路にそれぞれ第１、第２のインタ
フタンスを直列挿入することにより、発振用のトラ−）
、；スタに流れる電流をフラット化しているので、スイ
ッチング損失が低減されふとともに、第３図従来例にお
ける発振用のトランジスタに並列接続されたタイオード
を省略することができ、回路構成が簡単になるという利
点がある。
第１図は従来例の回路図、第２図（ａ） （ｂ）は同上
の動作説明図、第３図は他の従来例の回路図、第４図（
ａ）（ｂ）は同上の動作説明図、第５図は本発明一実施
例の回路図、第６図（ａ） （ｂ）は同上の動作説す」
図、第７図乃至第９図はそれぞれ他の実施例の回路図で
ある。 ［Ｆ］は直流電源、（Ｃ３）（Ｃ４）は分圧コンデンサ
、（Ｔ１）はインバータトランス、（ｎｌ）〜（ｎ５）
は巻線、（ＣＩ）（Ｃ２）は共振用コンデンサ、（Ｑ
＋） （Ｑ ２）はトランジスタ、（Ｓｌ）（Ｓ２）は
閉回路、（ＬＯＩ） （ＬＱ２）はインタフタシスであ
る。 代理人 弁理士 石 １）長 上 第１図 第２図 第３図 」 −４５９− ０Ｄ
の動作説明図、第３図は他の従来例の回路図、第４図（
ａ）（ｂ）は同上の動作説明図、第５図は本発明一実施
例の回路図、第６図（ａ） （ｂ）は同上の動作説す」
図、第７図乃至第９図はそれぞれ他の実施例の回路図で
ある。 ［Ｆ］は直流電源、（Ｃ３）（Ｃ４）は分圧コンデンサ
、（Ｔ１）はインバータトランス、（ｎｌ）〜（ｎ５）
は巻線、（ＣＩ）（Ｃ２）は共振用コンデンサ、（Ｑ
＋） （Ｑ ２）はトランジスタ、（Ｓｌ）（Ｓ２）は
閉回路、（ＬＯＩ） （ＬＱ２）はインタフタシスであ
る。 代理人 弁理士 石 １）長 上 第１図 第２図 第３図 」 −４５９− ０Ｄ
Claims (2)
- （１）直流電源に１対の分圧コシデシサの直列回路を並
列接続し、イシバータトラシスに１対の１次巻線および
帰還巻線を巻装し、共振用〕′／−ｉ！ンサが並列接続
でれた一方の１次巻線と、一方の帰還巻線出力がベース
に入力でれる第１の発振用のトランジスタとの直列回路
を前記一方の分圧コシヂシサに並列接続することにより
第１の閉回路を構成するとともに、共振用〕シヂ、、７
ｔが並列接続埒れた他方の１次巻線と、他方の帰還巻線
出力がベースに入力される第２の発振用のトランジスタ
との直列回路を前記他方の分圧コシデンサに並列接続す
ることにより第２の閉回路を構成し、両発振用のトラン
ジスタを交互にオシオフするようにしたインバータ装置
において、第１．第２の閉回路にそれぞれ第１．第２の
イシタクタンスを直列挿入して成ることを特徴とするイ
ンバータ装置。 - （２）第１．第２のイ、、／タクタシスを電磁結合し許
請求の範囲第１項記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15993982A JPS5950782A (ja) | 1982-09-14 | 1982-09-14 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15993982A JPS5950782A (ja) | 1982-09-14 | 1982-09-14 | インバ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950782A true JPS5950782A (ja) | 1984-03-23 |
Family
ID=15704456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15993982A Pending JPS5950782A (ja) | 1982-09-14 | 1982-09-14 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950782A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224100A (ja) * | 1983-03-04 | 1984-12-15 | アステツク・コンポ−ネンツ・リミテツド | インバ−タ回路 |
| US5014524A (en) * | 1989-08-23 | 1991-05-14 | Adrian Smilovici | Flat bed knitting machine having plural carriages |
| JPH03288354A (ja) * | 1990-04-04 | 1991-12-18 | Nippon Hoso Kyokai <Nhk> | 回転ヘッド式磁気記録再生装置におけるトラッキング方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102825A (ja) * | 1974-01-16 | 1975-08-14 | ||
| JPS5311528B2 (ja) * | 1975-02-13 | 1978-04-22 | ||
| JPS53109125A (en) * | 1977-12-14 | 1978-09-22 | Sanyo Electric Co Ltd | Inverter |
-
1982
- 1982-09-14 JP JP15993982A patent/JPS5950782A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102825A (ja) * | 1974-01-16 | 1975-08-14 | ||
| JPS5311528B2 (ja) * | 1975-02-13 | 1978-04-22 | ||
| JPS53109125A (en) * | 1977-12-14 | 1978-09-22 | Sanyo Electric Co Ltd | Inverter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224100A (ja) * | 1983-03-04 | 1984-12-15 | アステツク・コンポ−ネンツ・リミテツド | インバ−タ回路 |
| US5014524A (en) * | 1989-08-23 | 1991-05-14 | Adrian Smilovici | Flat bed knitting machine having plural carriages |
| JPH03288354A (ja) * | 1990-04-04 | 1991-12-18 | Nippon Hoso Kyokai <Nhk> | 回転ヘッド式磁気記録再生装置におけるトラッキング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677534A (en) | Stabilizing power source apparatus | |
| US4564897A (en) | Power source | |
| JPS6343567A (ja) | 共振整流器回路 | |
| US6266254B1 (en) | Switching power circuit | |
| JPS5932992B2 (ja) | スイッチング制御型電源回路 | |
| JP3371595B2 (ja) | 電流共振型スイッチング電源 | |
| JPS5950781A (ja) | 電源装置 | |
| JPS5950782A (ja) | インバ−タ装置 | |
| JPH0691750B2 (ja) | インバータ装置 | |
| KR900002394B1 (ko) | 방전등(放電燈)의 점등장치 | |
| JPS60121965A (ja) | Ｘ線発生器のインバ−タ | |
| JPS5952633B2 (ja) | インバ−タ回路 | |
| JPS61277372A (ja) | 電源装置 | |
| JPS6130961A (ja) | スイツチング制御型電源回路 | |
| RU2072617C1 (ru) | Преобразователь напряжения | |
| KR920003091Y1 (ko) | 액정 tv의 소형 형광등 점등용 전원장치 | |
| JPH0214317Y2 (ja) | ||
| JPH10164861A (ja) | 共振形インバータ回路 | |
| JPH0740720B2 (ja) | マルチスキヤンテレビジヨン受像機用スイツチング電源装置 | |
| JPS6051464A (ja) | 電源装置 | |
| KR840002469B1 (ko) | 쵸퍼형 자동변환 전원회로 | |
| JPH11215826A (ja) | 自励発振型電流共振コンバータ | |
| JPS61221580A (ja) | トランジスタインバ−タ装置 | |
| JP2000125559A (ja) | 電圧共振形スイッチング電源回路 | |
| JPS6135790B2 (ja) |