JPS59502003A - 電子回路チツプ接続アツセンブリおよび方法 - Google Patents

電子回路チツプ接続アツセンブリおよび方法

Info

Publication number
JPS59502003A
JPS59502003A JP50007482A JP50007482A JPS59502003A JP S59502003 A JPS59502003 A JP S59502003A JP 50007482 A JP50007482 A JP 50007482A JP 50007482 A JP50007482 A JP 50007482A JP S59502003 A JPS59502003 A JP S59502003A
Authority
JP
Japan
Prior art keywords
chip
connection
pressure
electronic circuit
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP50007482A
Other languages
English (en)
Other versions
JPH0151056B2 (ja
Inventor
シユロ−ダ−・ジヨン・マ−レ−
Original Assignee
シリコン コネクシヨン,インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン コネクシヨン,インコ−ポレ−テツド filed Critical シリコン コネクシヨン,インコ−ポレ−テツド
Publication of JPS59502003A publication Critical patent/JPS59502003A/ja
Publication of JPH0151056B2 publication Critical patent/JPH0151056B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 電子回路チップ接続アッセンブリおよび方法技術分野 この発明は、電子回路パッケージの一般的な技術分野、特に電子回路チップをプ リント回路基板に相互に接続する技術に関する。
背景技術 この分野においては周知のごとく、単一(モノリシック)および混成(ハイブリ ッド)の両方の集積回路は、それらが正常に作動するために外部雪見回路に接続 されるのを必要とする。これらの接続は、回路が作動する電力を供給し、回路に 入力信号を受信し、回路から他の電気装置に出力信号を送信するためのものであ る。これらの集積回路は、ふつう、平面(プレーナー)チップと呼ばれる長方彫 金した型に作られている。
これらの平面チップは、一般的に、必要な電気連係に取付けるために、チップの 一つの平面な表面の周りに配置てれた多数の小さな長方形の型をした導電部分を 含んでいる。そのような導電部分を、この業界ではパッドと呼んでいる。埃在、 モつとも広く訃となわれているように、電子回路のチップがパッケージ芒nてい るさまざまなタイプの様械到入は、チップのバンドがプリント回路基板上で対応 しているトレースと呼ばれる導電体に系統連係するために適合でれた複数の4電 体を含んでいる。
そのような電子回路のチップを収容するのにもっとも広範囲に用いられているメ カニカル・パッケージが、ディップと呼ばれる二重インライン・パッケージであ る。これらのディップ パッケージは、並列のピン端子を用い、プリント回路基 板トレースに旋絖するため、長方形をした反対側のピンの先端から外側に伸びて いる。ディップ パッケージにおいては、複数の′I!線が個別的に回路チップ のパッドとそれらのピンが接続している。それらのおのおの個別[8’は、熱圧 着ボンデングまたは超音波固着ボンデングのいずれかの方法で手動で、回路チッ プのパッドとディップ パッケージのピンに取付けられている。それらの系統連 係全確立するための手動方法の便法は、往々にしてその操作をコスト高にし、モ ノリシック インターグレーテッドサーキットの大量生産においてはおそらく支 配的なコストを占めるのである。
もし電子回路チップのパッドとディップ パッケージのピンとの間のすべての系 統連係が、一度の操作で同時にすることが可能なら、かなシの節約が達成される だろうというukのもとに、金属テープにそって複数のサイトに特別にあらかじ め形成した複数の等電体を利用した方法と装置が開発されたのである。これらの 方法において、金属テープのそれぞれのサイトは、まず、電子回路チップのパッ ドとディップ バツケージのビンの両方に配列されてから、すべての必要な系統 連係が、一度の熱圧着か超音波着の操作で形成される。電子回路チップが、この ようにしてディップ パッケージのビンに接続されたあと、金属テープがつぎの サイトに前進し、引き続き電子回路のチップとディップ パッケージが同様に接 合する。さまざまな理由で、エレクトロニクス業界において、そのようなテープ ボンドボンディング方法はこれまで受け人ねられておらず、個別ワイヤーを手動 でボンドする方法が今もってもつともよく用いられている。
電子回路のチップのパッド全ディップ パッケージのビンを系b〕連係するため の比較的高価で、手動方法でやらなければならないのに加えて、ティップ パッ ケージは、より太きくて複雑なモノリシックインターグレーテンド サーキット をプリント回路基板に取りつけるのに、fIまり適していない。プリント回路基 板は、ディップ パッケージを受けるのにアダブトされており、それは、内側の 壁が銅張シしである複数の穴によって形成されている。ディップ パッケージの おのおののビンに対して一つの穴がある。おのおのの穴は、芒らに、プリント回 路基板の両側において環状をした銅板によって囲まれている。
おのおのの穴を囲んでいる輪状をしたリングによって占有された部分のために、 通常24から68のビンを必要とするようなモノリシック インターグレーテッ ド サーキットは、比較的、ビンとビンの間の強に比べて、ビンの並列に向かっ て長くなっている。その結果、プリント回路基板のかなシ広い剖1分が、そnら のビンをプリント回路基板に接続するに必要々部分用としてティップ パッケー ジだけによって占められている。
そのような細長いディップ パッケージにおいて、電子回路チップのパッドと並 列している先端に位置し六ディップ パッケージのビンとのih4接続は、ディ ップ パッケージの中央あたりに位置した同様のビンに比較して長いので、その ように長いA#iは、短い導線に比べて、比較的より冒い電気抵抗、より大きい キャパシタンス1、およびより大きいインターフタンス’t[している。それら の大きなディップ パッケージのおのおののビンの間の電気的%徴における相違 は、電子回路チップの正常な作動に不可欠力信号のタイミングを狂わせることの できる最長と最知の2!!線の間のインピーダンスの相違になっている。その結 果、一般的規則として、ディップ パッケージは40以上のビンを要する電子回 路のチップには不向きである。
最後に、ディップ パッケージにおいて電子回路チップを機械的に刺入するのに もつともひんばんに使われる材料は、比戦的低い熱伝導率金有するものであシ、 それらのチップはパンケージの甲にある空洞内に固定でれた位置のために、ディ ップ パッケージは、大量の熱を散逸するにあたって回路と共用するには不十分 に適合されている。その結果、ディップ パッケージが数ワットの電力を散逸す る電子回路として使われるのであれは、そのようなパンケージは補助冷却装置で 強化されなけnばなら)tい。
ディップ パッケージの数多くの不オリな点は業界において良く知られており、 ディップ パッケージに代わるさまざ丁なものが提案され開発されてきたにもか かわらア、ディップ パッケージは今もって電子回路のチップのパンケージとし てもつとも広範囲に使用されている。なぜなら、それは、これまで折々試用され たさまざまのパンケージに比べて、比較的コスト安だからである。
発明の開示 本発明の目的は、電子回路のチップをプリント回路基板に接続するのにより簡単 でよシコスト安のアッセンブリと方法を提供することにある。
本発明の別の目的は、α子回路のチップ全プリント回路基板に接続するぜい、プ リント回路基板上でより少ない部分を占めるアッセンブリを提供することにある 0 本発明の別の目的は、電子回路のチップをプリント回路基板に接続するさい、電 子回路のチップとプリント回路基板との間により等しい尋亀リードの長石にすみ アッセンブリヲ炎供することにある。
本発明の別の目的は、電子回路のチップ全プリント回路基板に接続するさい、多 数の個別接続を要するチップと共用できるアッセンブリヲ提供することにある。
本発明の別の目的は、電子回路のチップをプリント回路基板に接続するさい、肖 、子回トiのチップにおいて生じた熱を散逸するようにアダブトするアッセンブ リの提供にある。
これらの目的および利点を一括すれば、つきのように力る。それは、プレッシャ ー・コネクション・フレームとコネクション・プレッシャー・バンドTh受ff ルのに適合されたカバーがプリント[j;! 部基板に固定されてあす、プレッ シャー・コネクション・フレーム、コネクション・プレッシャー・バンドおよび カバーで塊成されるアッセンブリによって本発明の利点が具体化されているので ある。
本発明の利点である組み立てのプレッシャー・コネクション・フレームは、弾力 性のニジストマー物質から作られており、電子回路のチップが挿入される穴すな わちアパーチャを含んでいる。プレッシャー・コネクション・フレームの利点は 、さらに、プレッシャー・コネクション・フレームの一つの表面にボンドきれた 複数の金属専電体を含んでいることである。おのおのの導電体は、一方の端子が 電子回路のチップの導電体パッドと共に電気接続を形成するために適合される先 端全台み、また他方の端子は、プリント回路基板の7 24電休トレースと共に電気接続を形成するために適合される先端を含んでいる 。さらに、プレッシャー・コネクション・フレームの利点は、表面から突き出て いる一対の隆起したリブ金倉んでいる。それらのリブは、電子回路チップが挿入 でれるアパーチャそそれぞれ囲んでいる。これら両方のリブは、アッセンブリが 形成され、カバーがプリント回路基板に固定されるさい、カム−の内部表面と接 するように適合されている。そのように組立てられたリブの最深部ば、金属導電 体プリント回路基板のトレースと接触するよう力を加えられZように圧縮されて いる。同様に、リブとプレッシャー・コネクション・フレーム哲辺の部分がカバ ーとプリント回路基板の間で圧縮されるさい、リブの最も外部の部分ハ軍子回路 のチップをアッセンブリの中で密閉する。
アッセンブリのコネクション・プレッシャー・バンドの利点は、エラストマー物 質から作られた弾力性のある部分を含んでおり、その部分は弾力性のある部分よ りもいくぶん固い物質から作られた圧力拡散プレートに固定されている。アッセ ンブリを形成するさい、圧力拡散プレートはプレッシャー・コネクション・フレ ームの表面に接触するように位置し、そのフレームに金属4電体がボンド笛れて あシ、電子回路のチップが挿入されるプレッシャー・コネクション・フレームに 形成されたアバーチτのまわりに、金属導電体が配8 11表昭59−5020 03 (5)甑されている。このように、カバーが71コント回路基板に固定さ れるとき、プレッシャー・コネクション・フレームと電子回路チップは、カバー とコネクション・プレッシャーとの間で圧縮され、コネクション・プレッシャー 自体はプリント回路基板に対してプレスされている。
組立てのさい、を子回路チップに加えられた力がカッ・−の内部表面へ智接に接 かすることになる。同様に、プレッシャー・コネクション・フレームの金i i  電体の端子先端を、電子回路チップの24重体パッドへ衝接に接触するのであ る。
アッセンブリのカバーの利点は、高い熱伝導率を有する材料(金拠が望ましい) から作られており、ブリット回路基板に固定されると、一般的には、無数の導電 体トレースから絶縁される。このように作られて固定されたカバーは、電子回路 のチップに生じた熱を、まわりにすばやく散逸させる之めに、迅速に吸収するの である。本発明のもう一つの利点として、冷却フィンまたは液体のクーラントを 循環させる冷却室を設けることによって、熱を散逸させるように構成されている 。
本発明の利点は、電子回路のチップの導電体パッドと導電体プリント回路基板の トレースを結ぶすべてのα% & 1itcが、アッセンブリのプレッシャー・ コネクション・フレームにボンドされた金属導電体によって同時に確立されてい る点である。そうすることにより、電子回路のチップをプリント回路基板に接続 するためのより簡単でしかもよりコスト安のアッセンブリと方法を提供している のである。
本発明の別の第11点は、ティップ ノ(ツケージが必要とする部分に圧絞して 、アッセンブリのプレッシャー・コネクション・フレームと導電体プリント回路 基板のトレースとの間のおのおのの腎°気接続によって占められる領域が少なく てすむことである。したがって、プリント回路基板のトレースの密度が高くなり 、それに対応して、そのような接続に必要とされるブリット回路基板の広さが少 なくなる。
本発明の別の利点は、金属導電体と導電体トレースとの間の電気接続に必要な細 動が少なくてすむために、ディップ パッケージと比較して、トレースと金属導 電体がより等しいリード長になるようにアライメントすることができる。そうす ることにより、電子回路のチップとプリント回路基板との間の接続の電子的特性 を改良し、それら無数の接続間の電子的特性における相違を減少し、また、大多 数の系統連係を必要とする電子回路チップを用いるアッセンブリ ある。
本発明の別の利点は、ディップ ノキツケージと比較して、電子回路のチップか らもつと容易に散熱できるプリント回路基板に電子回路のチップを接続するアッ センブリヲ提供していることである。アッセンブリのきまざまな代案は、さらに 、生じ友熱をまわりの空気または水冷にすばやく散逸させる冷却手段を提供する 。
これらの特徴、目的および利点は、いくつかの図面に説明しである詳しい記述を 読んだ後、明確になるだろう。
図面の簡単な説明 第1図は1.カバー、電子回路のチップ、プレッシャー・コネクション・フレー ム、コネクション・プレッシャー・パッドおよびプリント回路基板を含む本発明 の、アッセンブリを接続するチップの部分的な断面夕1、分解組立図である。
第2図は、カバー、電子回路のチップ、プレッシャー・コネクション・フレーム 、コネクション・プレッシャー・パッドおよびプリント回路基8!ヲ含む第1図 の2−2寡にそって見たアッセンブリを接続するチップの断面図である。
第3図は、チップ・アパーチャが形成されたまわりの弾力性にとむエラストマー の表面に合鴨導電体をボンドしであるのを抽写した第2図のプレッシャー・コネ クション・フレームのアッセンブリを示す断面図である。
第4図は、第3図の4−4線にそって見た金属、導電体の断面図である。
第5図は、金t44電体とチップ・アパーチャの配列全示す図である。
第6図は、金属4電体とプリント回路基板のトレースとの接続金示す第2図の6 −6線にそって見た、組立てられたカバー、プレッシャー・コネクション・フレ ーム、プリント回路基板の断面図である。
第7図は、金栖導電体と電子回路チップのパッドとの接続を示す第2図の7−7 線にそって、アッセンブルされたカバー、電子回路チップ、プレッシャー・コネ クション・フレーム、コネクション・プレッシャー・パッドおよびプリント回路 基板の断面図である。
第8図は、冷却ひれを使って冷却を強化するように改造されたカバーヲ描写して いる第1図のアッセンブルされたカバー、電子目跡チップ、プレッシャー、コネ クション・フレーム、コネクション・プレッシャー・パッドおよびプリント回路 基板の斜視図である。
第9図は、液体のクーラント全循環させる冷却室を設けることによって、冷却を 強化するように改造されたことを描写している第1図のアッセンブルされたカバ ー、電子回路チップ゛、プレッシャー・コネクション・フレーム、コネクション ・プレッシャー・パッドおよびプリント回路基板の余)視図である。
本発明の実に例 第1しiおよび第2図は、総括して参照杓20で示しである遡り、本発明にした がったアッセンブリを示す。
アッセンブリ20は、長方形の電子回路チップ30をプリント回路基板34のト レース32に連係はせているカバー22、プレッシャー・コネクション・フレー ム24、およびコネクション・プレッシャー・バンド26で構成されている。プ レッシャー・コネクション・フレーム24とコネクション26のスプリングの部 分36は、ダウ・コーニング・シルガードなどのデュロメーターで測定された2 0−40の硬度ケ有する弾力性のニラストアー物質から形成して造られたもので ある。銃造の鋳ばりを除去しなければならないときのために、はじめに鋳造しで あるプレッシャー・コネクション・フレーム24にはチップ・アパーチャ38を いれてい々い。鋳造した後に、アパーチャ38がプレッシャー・コネクション・ フレーム24に作られる。
その時、豊ずアパーチャ38の2列の平行する%ffにそって鋭い刃でカットし てから、残りの平行する両端40をカットする。これら2回のカットに用いる刃 け、両端40の長きょシ長くなっている。それは、アパーチャ38を長めにカン トすることにより、正方形の角をそこに作るようにするからである。
第3図に見られるように、プレッシャー・コネクション・フレーム240弾力性 物質は、を数の金属導電体42の表面に@着している。24電体42は、約19 j、0ミクロンの厚さのアルミニウム・テープの長さにそって、複数ある個々の サイト44に礫シ返し実行する。導電体42は、約25.0 ミクロンの厚さの 感光性耐食性すなわちフォトレジストのあるフィルム42で上部表面48と下部 表面5oの両方をコーテングすることによシ、金属テープ46に作られるのであ る。そのフィルムには、名目直径10ミクロンのスラリ状のガラス玉が取シ付け である。下部表面5o上のフィルム52が、その後、金属導電体42のパターン でおのおののサイト44に連続して露出されると同時に、上部表面48は、4電 体42のそれぞれの端子先端に板状に形成した電気接点を作るパターンで露出さ れるのである。フィルム52が、紫外光でそれぞれのパターンで上下両方の表面 48.50に露出されたあと、金属テープ46の上部表面上にプレートされた電 気接点54と、金属導電体42を作るためにその後エツチングして取りのぞか1 rL7′cテープ46のアルミニウムを通して、アパーチャを提供するために現 像されるのでらる0 第4図を見ると、プリント回路基板34のトレースにそれぞれ接続しているおの おのの金属4電体42の先端にある電2接点54は、約100ミクロンの幅で2 50−500ミクロンの長さからなる細長い楕円形になっている。接点54は、 金楠テープ46の上部表面48を溶液に浮流させ、銀物質の中心部(コアー)5 8をプレートして作られている。接点54のこの銀物質の中心部58は、上部表 面上48のフィルム52を約70ミクロンの厚さまでプレートしである。その後 、テープ46の上部表面48が浴液に浮流し、接点54の薄い金の外側表面60 にプレートされる。これまでのプレート操作は、プリント回路基板34のトレー ス32に接続する金属4電体42の先端にある細長い楕円形の電気接点54を形 成するほかに、似がよった円形の電気接点54を同時に形成している。この接点 は、電子回路チップ30と接するそV、ぞれの金属°導電体42の反対の先端に 、同じような厚さで約35ミクロンの直径になっている。
プレート加工が完了した後、金属テープ46の下部表面50が溶液に浮流し、テ ープ46のアルミニウム材をエツチングして、金属2!!電体42を形成する。
導電体42全形成するのに用いられるパターンは、プリント回路基板のトレース 32と接する縄長い楕円形の笥z接点54が、第3図に示されているように、導 電体42のエツチングされた端子先端から外側へ突き出るように形づくられてい る。逆に、その同じパターンは、テープ46の金属材が電子回路チップと接する ように円形の電気接点54を全体に取り囲むようになっている。テープ46の上 部表面48にコーティングされ7tフイルム52は、接点54がそのフィルム5 2でプレートされている位置を除いてほとんどが完全に被槌されているので、テ ープ46の長さにそって連続φたサイト44をエツチングすることにょシ形成き れた金鵜尋箪体42は、上部表面48のフィルム52にょつてその位置において 支えられており、その上部表面48は、導電体42からそれぞれのサイト44の 外側の端62にかけて橋渡しをしている。
テープ46の長さにそって連続したサイト44に金属導電体42がこのように形 成された後、金属導電体がボンドされることになっているプレッシャー・コネク ション・フレーム24の弾力性物質の表面は、20対1に薄められたダウ・コー ニング接着282でコーティングする。プレッシャー・コネクション・フレーム 24が最初鋳造されるさい、それは内側にある高くなった電気接点リブ64およ びチップ・アパーチャ38を包囲し、フレームの表面から反対にある4電体42 ヘポンドされる方へと突き出ている外側の密閉リブで形成されたものである。金 属導電体42をプレッシャー・コネクション・フレーム24の粘着性のものをか ぶせた表面にボンドする直前に、突き出ているリブ64.66からフレーム24 のその表面に、アクリル樹脂(図には示されていない)のような透明のブロック における表面を受けるために作られたアパーチャを挿入するのである。そこに固 定されであるプレッシャー・コネクション・フレームと共に、アクリル樹脂のブ ロックは、第5図に示されているように、金属テープ46の中のサイト44周辺 に位置している。
金属導電体42を作るエツチング・プロセスの間、レジスト領域70も捷たそれ ぞれのサイト44の中心部に作られるのである。サイト44およびプレッシャー ・コネクション・フレーム24が互いに正シくレジストされるとき、おのおのの レジスト領域7oはチップのアパーチャ38の先端4oに合うように形づくられ た複数のレジスト・タブ72を含んでいる。このようにレジストされるさい、電 子回路のチップ30i接点する金属導電体42の両端はチップのアパーチャに正 しく配列さ、れるのである。このようなレジストは、レジスト・タブ72をチッ プのアパーチャ38のおのおのの先端へ視覚的に配列することによって達成され る。プレッシャー・コネクション・フレーム24と共にプリント回路基板のトレ ース32に接読する金属導電体42の先端の正しい配列は、金属テープ46がタ ブ72と共に先端40ルジストするのに搬送している間に、フレーム24を金属 テープ46と正しい配列に保つ透明のブロックを機械的に維持することによって 達成されるのである。このレジストが完了した後、金属テープ46のサイト44 がプレッシャー・コネクション・フレーム24のねばねばしたものがかぶせであ る表面に接し、金属導電体42に粘着性がでるようにしている。フレーム24が その後金属テープ46から離されるとき、それまでサイト44のところで金属導 電体42’に支えていた上部表面48上のフィルム52は、サイト44の外側の 先端から自由に剥がれ、その結果、テープ46から導電体42を離している。こ のようにアツセムプルされたプレッシャー・コネクション・フレーム24は、無 数の導電経路を含んでおり1おのおのの経路は個々の金属導電体42によって提 供されている。
金属導電体42がプレッシャー・コネクション・フレーム24の弾力性物質にボ ンドされたのと同じ方法で、アッセンブリ20のコネクション・プレッシャー・ バッド26のスプリング部分も粘着性にコーティングしておき、それに長方形を した圧力分布プレート76Th、i2図に示しであるように、ボンドする。圧力 分布プレート76は、25.0〜75.0の厚さをしたマイラー材シートから作 られてあり、それは、プレッシャー・コネクション・フレーム24に作うワたチ ップのアパーチャ38より長くカットしである。コネクション・プレッシャー・ ノ(ラド26のスフリング部分36の反対側にボンドされている圧力分布プレー ト760表面も同じく粘着性になっており、金属導電体42にボンドしであるプ レッシャー・コネクション・フレーム24の表面にくつつくようになっている。
しタカって、コネクション・プレッシャー・)(ット′″26の圧力分布プレー ト76がチップのアノく−チャ38に正しく配列されていて、プレッシャー・コ ネクション・フレーム24にボンドしであるとき、プレート76はチップのアパ ーチャ38會埋め、電子回路チツ7°30と接触するために突き田ている金属導 電体42の先if支えているのである。電子回路のチップ30と接触する金属導 電体42の接点54に圧縮力の焦点があうように、圧力分布プレート76の厚さ を選んでいる。
また、律さの変量に関係なく、接点54のそれぞれに等しい圧縮力が加わるよう にされている。
コネクション・プレッシャー・バッド26の圧力分布プレート76をチップのア パーチャ38のまわりにプレンシャー・コネクション・フレーム21密着させた あと、フレーム24の金属導電体42に対し正しく配列された電子回路のチップ 30がアノく−チャ38に挿入される。コネクション・プレッシャー・)(ラド 26がボンドでれている電子回路のチップ30を運ぶプレッシャー・コネクショ ン・フレーム24が、その時f・てカバー22に挿入されるのである。
アッセンブリ20の長方形をしたカバー22は、電子回路のテンプ30およびボ ンドされたコネクションプレッシャー・バッド26を運フフレッシャー・コネク ション・フレーム24を受けるように適合されており、それは囲まれfc4面の 壁82の一つの壁80をおおっているチップによって作られている。gso。
82で作られたカバー22の内部表面は、プレッシャー・コネクション・フレー ム24のリブ66を受け止め、かみ合うように形づくられている。同様に、側面 の壁82はフレーム24の突き出たタブ86を受け止めるようにリリーフででき ている。カッく−22の一方の角にある壁82の内部表面は、ン°レッシャー・ コネクション・フレーム24のリプ64.66で作られている胴めの形をしたキ ー88を受け止めるためのカバー22の他の3つの角とはちがった形をしている 。プレッシャー・コネクション・フレーム24をカバー22に合わせてキーイン クする調整で、電子回路チップ30の方向付けがカバー22内に維持されるので ある。
カバー22はまた、突き出た4つのピン9oを含み、それぞれのピン90は一つ 一つの角に配置しである。
プリント回路基板34は、ピン90を受け止めるための穴92から作られている 。カバー22は、チップの外部表面から突き出ているタブ94と組み立てられる 。
そのチップは、アッセンブリ20内で電子回路チップ30の方向付は全簡単に確 立するための壁8oと挺っしている。このようにして、いまたんカバー22、タ ブ94を基準としたプリント回路基板34のトレース32に合わせて正しく方位 づけされると、カバー22、プレッシャー・コネクション・フレーム24および コネクション・プレッシャー・パッド26を含み、電子回路チップ30を運ぶア ッセンブリ20は、ピン90を穴92に挿入することによってプリント回路基板 34上に正しく位置する。ピン90はくぼんだ中心地96に組み入れられ、第6 図に示されているように、プリント回路基板34上通して芙き出ているピン9o の先端を打ち伸はすことによって、カバ−22全プリント回路基板34に固定さ せるようにしである。
アッセンブリ20のカバー22はこのようにプリント回路基板34に固定されて あり、それぞれの合鴨導電体42(そのおのおのはトレース32に接続しており 、フィルム42で囲まれているように金属テープ46の上部表面48に向けられ ている)のその先端に位置する細長い卵形の電り接点54け、トレース32の鋼 材100にプレートされた金の表面98と接触するようになっている。その接点 54をトレース32の全付着された表面98と密着するに要する力(100−2 00ポンド/平方インチ(69−138ニユ一トン/am)の範囲)は、電気接 点のリプ64をカバー22の壁80に接しているチップの内部表面に対して圧縮 することにより供給されている。細長い卵形の接点54とトレース32の金プレ ートされり老面98との間のこの接触は、トレース32と金属導電体42との間 の電気接続全確立している。同様に、溶接密閉リプ66をカバー22の1i80 .82に対して圧縮することによって力を生じさせている。その力はオーリング ・シールと共に正常に用いられるのと同じ大きさでちす、そのカバプレッシャー ・コネクション・フレーム24?プリント回路基板34とトレース32に密着さ せる。そうすることによって、電子回路のチップ30をアッセンブリ20とプリ ント回路基板34内に密閉しているのでおる。
男7図を参照すると、アッセンブリ20のカバー22をプリント回路基板34に 固定すると、プリント回路基板34の表面に対して圧力分布プレート76の反対 側の表面からコネクション・プレッシャー・パッド26のスプリング部分36の 外側へ突き出たチップ接触圧力を圧縮する。チップ・アパーチャ38の形成前ニ 、プレッシャー・コネクション・フレームの弾力性のエラストマー物質がはじめ に鋳造される時に、リプ102は作られる。チップwヤ圧力リブ102iプリン ト回路基板34の表面に対して圧縮することによって生じた力は、電子回路チッ プ30と接触する金属導電体42の先端に位置する電気接点54に向けられる。
こうして生じた力は、それぞれの接点54をチップ30の表面に位置する電気接 点パッド104と、10,000−20,000ポンド/平方インチ(6,90 0−13,800ニユ一トン/am)の範囲の力でもって密着する。このように して、そのバンド104と金属導電体42の他の部分と電気接点54以外での電 子回路チップ30との間の電気接続は、フィルム52の材料に混合されたガラス 玉の存在によって起こらないようになっている。フィルム52にあるガラス玉は 、機械的に強くて、電気的に絶縁性の材料を供する。その材料は、金属導電体4 2と電子回路チップ30との意l¥1でれない電気接点を防ぐために、金属導電 体42の底面全選択的にコートしているのである。
電気1点54のそれぞれ全接点バンド104に密層させようとする力が、ま友、 カバー22の壁80と接するチップ30の内部云面と密層するのである。それに よって、チップ30とカバー22との間に高い熱伝導率経路を生じさせている。
この高い熱伝導率経路の存在で、電子回路チップ30内に生じた熱がカバー22 の材料にすばやく移るのである。
第8図は、カバー22′の代案を取シ入れた本発明のアッセンブリ20の別の実 施例を示す。アッセンブリ20に共通するこれらの要素は、同じ数字が使われて いるが、プライム符号1で区別されている。この実施例のカバー22゛は、さら に、壁80°と接しているチップから外へ突き出た複数のフィン110を含んで いる。
これらのフィン(d1カバー22′からまわりの空気へ熱の散逸を促進するため のものである。フィン110がないとか、一対のフィン110の間の間隔がちが っている場合は、カバー22のタブ94に類似シて、アッセンブリ20′内に電 子回路チップ30′の方向付は全確立するときの構成を提供する。
第9図は、カバー22の他の構成を取シ入れた本発明のアッセンブリ20のさら に別の実施例全厚している。アッセンブリ20に共通するこれらの要素は、同じ 数字が使われているが、2Nプライム符号 で区別されている。この実施例のカ バー22は、プリント回路基板34″から壁80′と接触しているチップの上に 伸びている側面の82を含んでいる。これらの伸びた壁するためである。iso ’と接するチップの上に伸びてために冷却室122で液状のクーラントラ循環さ せて位置は、カバー22のタブ94に類似して、アッセンブリ20内に電子回路 チップ30′の方向付けを確立するときの構成として使われる。
工業的応用 プリント回路基板34のトレース32に接続する金属導9体42の先端にある電 気接点、54のサイズが比較的小さい理由と、トレース32に接続するのにプリ ント回路基板34全通してプレートされた穴の形成を必要としないことと、その ような穴を囲んでいる環状の銅を必要としない理由から、本発明は、トレース3 2に接続するのに占める領域が減少し、中心から中心までの間隔が0.7 mm に1でも接近させることができる。これまでのディップ パッケージ技術でやっ ていたより、もつと電子回路チップ30に近づいた位置にトレース32を置くこ とができるのである。したがって、電子回路チップ30會プリント回路基板34 へ系統連係するざいのリード躍の長さを比較的短がぐすることができ、無数にあ るリード縄の長さのちがいを少なくすることもできる。
本発明ハ、プレッシャー・コネクション・フレーム24とコネクション・プレッ シャー・バラ)’26’i作るのに、弾力性のニジストマー物質を使っているが 、エラストマー物質である弾性体の使用はアッセンブリ20のさまざまな部品と 電子回路チップ3oの厚さにおける変差によって必要づけられたのである。もし これらの構成要素の厚さにおける変差がより正確に制御できたら、プレッシャー ・コネクション・フレーム24″!たけコネクション・プレッシャー・パッド2 6を作るのに、今よりも少ない弾力性物質ですますことができる。
金属導電体42をプレッシャー・コネクション・フレーム24の弾力性物質の表 面にボンドするやシ方は、そこに複数の導電経路を形成する方法として好ましい が、そのような経路は別のやり方ででもできる。それは、絶縁性のエラストマー 物質がら作られ友プレッシャー・コネクション・フレームの残シの部分によって 機械的に支えられておシ、しかも互いに絶縁されているエラストマー物質を正し い形の領域に含めるためのプレッシャー・コネクション・クレーム24i作るこ とによってなされる。正しく形づくられれば、この「全エンストマー」プレッシ ャー・コネクション・7レーム24は、プレッシャー・コネクション・バッド2 6の機能を取り入れることができる。それは、4電経路を電子回路チップ3oに 接触させることであシ、また、電子回路チップ30iカバー22のq80KWt 。
ているチップに@着させることである。
モノリシンク集積回路のチップ3oのプレッシャー・コネクション・フレーム2 4に対しての正しい方向付は全電子回路チップ3oに最初確立するための好まれ る方法は、ウェーハ(図には示されていない)がチップ30にカットされる前に 、チップの全体のウェーハを粘着性物質(図には示されていない)のシートにボ ンドすることである。チップ30iこのようにして作成するための切断すなわち ダイシングが完了すると、チップは粘着シートに付着した1まになり、プレッシ ャー・コネクション・フレーム24のチップ・アパーチャ38に挿入するために 粘着シートから取りはずされるまでウェーハに対してチップの方向付けが失なわ れない。フレーム24の構造とカバー22との組み合わせでそのような粘着シー )を用いることは、タブ94などの構造を保持する方位(オリエンテーション) を含む意味で、電子回路チップ30を半自動的に、または、おそらく全自訪的に アッセンブリ20するようになる。
本発明の記述iQ在のところ好ましい形の使用を中心にしてきたけれども、ここ で開示したことはあくまでも例示であって、限定的なものではないことを理解せ ねばならない。したがって、当業者がここで開示されたことを読めば、本発明の 意図と範囲から逸脱することなく、さまざまな修正、部分的変更、あるいは、代 案的な応用がまちがいなく示唆されるであろう。それゆえに、以下の特許請求の 範囲は、本発明の真の意図と範囲の中に含まれる修正、部分的変更、あるいは、 代案的な応用であると解釈されることを明記しておこう0 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1、 電子回路チップをプリント回路基板に接続するためのチップ接続アッセン ブリにおいて、(a) 前記電子回路チップを受けるために形成されたチップ・ アパーチャを有するプレッシャ・コネクション・フレームであって、前記プレッ シャー・コネクション・フレームはさらに複数の導電経路を含み、それぞれの導 電経路は前記チップがチップ・アパーチャに挿入されるさい前記電子回路チップ と接触するためのチップ・アパーチャのまわりに位詐す石チップ接触杓子を有し 、それぞれの導電経路はさらに前記チップ接続アッセンブリが前記電子回路チッ プを前記プリント回路基板と接続するさい、前記プリント回路基層の表面と接触 するためのプリント回路基板接触端子を有する、ソのようなプレッシャー・コネ クション・フレームと、 ■)チップ・アパーチャが作られているあたりの前記プレッシャー・コネクショ ン・フレームの表面ト接iするためのコネクション・プレッシャーバンドであっ て、前記チップ接続アッセンブリが前記1^子回路チップ全前記プリント回路基 板に接続するさい、前記コネクション・プレッシャー・バンドは4電経路のチッ プ接M端子が前記電子回路チップと接触するように適合されている、そのような コネクション・プレッシャー・パッドと、 (c)前記プリント回路基板に固定されるカバーであって形成されたチップ・ア パーチャに挿入された電子回路チップと共に前記プレッシャー・コネクション・ フレーム金密閉するとき、導電経路のプリント回路基板接触端子が前記プリント 回路基板の表面と接触するように々つており、前記カバーが前記プリント回路基 板に固定しであるとき、前記カバーはさらに前記電子回路チップ、前記プレッシ ャー・コネクション・フレーム、前記コネクション・プレッシャー・パッドおよ び前記プリント回路基板を共に押圧するように適合されており、かくて前記電子 回路チップと前記プレッシャー・コネクション・フレームに力が加えられ、その 力で導電経路のチップ接触端子が前記電子回路チップと接触する如くなる、その ようなカバーとを含むことに’l?徴とする電子回路チップ接続アッセンブリ。 2、 前記プレッシャー・コネクション・フレームは、デュロメークー硬度20 −40に有する弾力性のニジストマーから作られていることを特徴とする特許請 求の範囲第1項記載の電子回路チップ接続アンセンブリ。 3、前Beプレッシャー・コネクション・バンドは、デュロメータ硬度20−4 0’!i=有する弾力性のエラストマー材料から作られている部分を含むことを 特徴とする特許請求の範囲第1項記載の電子回路チップ接続ア29 ラセンブリ。 4−前記7’レツシヤー・コネクション・フレームに、前記チップ・カバーが固 定されているとき、プリント回路基板接触端子が前記プリント回路基板の表面に 密着するように、導電経路のプリント回路基板接触端子あたりに位置する突出し た表面が形成されていること全特徴とする特許請求の範囲第1項、第2項または 第3項記載の電子回路チップ接続アッセンブリ。 5、 前記チップ・プレッシャー・コネクション・フレーム、前記チップ・コネ クション・プレッシャー・パッド、前記チップ・カバー、および前記プリント回 路基板から構成されているアッセンブリ内に前記電子回路チップを密閉する手段 をさらに含むことを特徴とする特許請求の範囲第1項、第2項または!3項記載 の電子回路チップ接続アッセンブリ。 6、 前記プレッシャー・コネクション・フレームの表面から突き出て、そこに 形成されたチップ・アパーチャを囲む密閉リプを含み、前記カバーが固定されて いるとき、密閉リブは前記カバー内部表面と前記プリント回路基板の表面との間 の前記プレッシャー・コネクション・フレームを圧縮するために適合されており 、圧縮することによって前記プレッシャー・コネクション・フレームを圧縮され る表面にかみ合い、密閉することを特徴とする特許請求の範囲第5項記載の電子 回路チップ接続アッセンブリ。 7、 前記プレッシャー・コネクション、・フレームの4電経路は、前記プレッ シャー・コネクション・フレームの表面にボンドされた金属片によって作られる ことを特徴とする特許請求の範囲第1項、第2項または第3項記載の電子回路チ ップ接続アッセンブリ。 8、 導電経路を形成している前記プレッシャー・コネクション・フレームの表 面にボンドしである金属片は、金属片と前記プレッシャー・コネクション・フレ ームのチップ・アパーチャに受け入れられた電子回路チップとの間に意図し々か った電気接点が生じるのを防ぐために、機械的に強くて電り絶縁性の材料で彷徨 されていることを特徴とする特許請求の範囲第7項記載の電子回路チップ接続ア ッセンブリ。 9、 金属片は、導電経路のプリント回路基板接触端子によって接触されている 前記プリント回路基板の表面に近接する前記プレッシャー・コネクタ”M/・フ レームの表面にボンドされていることを特徴とする特許請求の範囲第7項記載の 電子回路チップ接続アッセンブリ。 10、 前記コネクション・プレッシャー・パットハ、さらに、前記プレッシャ ー・コネクション・フレームと接触するための圧力分布プレート全台み、圧力分 布プレートは前記プレッシャー・コネクション・フレームに形成されたチップ・ アパーチャの周辺および前記コネクション・プレッシャー・パットト前記フレッ シ1 ヤー・コネクション・クレームの弾力性物質との中間に位置し、圧力分布プレー トは前記コネクション・プレッシャー・パッドから作られている材料よりずっと 固い物質から作られていることを特徴とする特許請求の範囲第3項記載の電子回 路チップ接続アッセンブリ。 11、 前記カバーは晶い熱伝導率を有する物質から作られており、前記電子回 路チップの表面は前記カバーの内部表面に向かうようにしてあり、かくて高い熱 伝導率の経路が前記電子回路チップと前言1カバーとの開に成立する如くなるこ とを特徴とする特許請求の範囲第1′$、第2項または第3項記載の電子回路チ ップ接続アッセンブリ。 12、 前記カバーは、さらに、そこの表面に近接して位置する冷却手段全含ん でおり、前記宮子回路チップはそれに向かうようになっていること全特徴とする 特許請求の範囲第11項記載の電子回路チップ接続アッセンブリ。 13、 N子回路チップをプリント回路基板に接続する方法において、 (a) 前記電子回路チップをプレッシャー・コネクション・7レームに形成さ れたチップ・アパーチャに挿入するステップであって、前記フレームはさらに複 数の4電経路を含んでおり、それぞれの導電経路は前記電子回路チップと接触す る念めのチップ・アパーチャのところに位置したチップ接p&端子を有しており 、それぞれの導電分トはさらに前記プリント回路基板の表面と接触するためのプ リント回y5基叛接触端子ケ有している、そのようなステップと、 (b) 前記プレッシャー・コネクション・フレームと前記挿入された電子回か iチップをそこに配置し、前記カバーを前記プリント回路基板に固定し、かくし て導電経路のプリント回路基根拵ま・jt1子が前記プリント回路基、板の表面 と接触するようになり、前記コネクション・プレッシャー・フレームに力が加え られ、その力が導電経路のチップ接触端子を前記電子回路チップに接触させる如 く々る、そのようなステップとを含むことを特徴とする電子(ロ)路チップ接続 方法。 14、 コネクション・プレッシャー・パラトラチップ・アパーチャの周囲の前 記プレッシャー・コネクション・フレームの表面に接触させるステップであって 、前記カバーを前記プリント回路基板に固定する前に、前記物子回路チップはチ ップ・アパーチャに挿入されておす、前記コネクション・プレッシャー・パッド は前記プレッシャー・コネクション・フレームの導電経路のチップ接触端子を前 記電子回路チップと接触させる、そのようなステップをさらに含むことを特徴と する特許請求の範囲第13項記載の電子回路チップ接続方法。 ” 、前記プレッシャー・コネクション・フレームはデュロメーター硬度2O− 40=i有する弾力性のエラストマー材料から作られていること全特徴とする特 33 許趙求の範囲第13項または第14項記載の電子回路チップ接続方法。 16、 前記コネクション・プレッシャー・バットハデュロメーター硬度20− 40を有する弾力性のエラストマー材料から作られている部分を含むことを特徴 とする特許請求の範囲第14項記載の電子回路チップ接続方法。 17、 前記プレッシャー・コネクション・フレーム、前記カバーおよび前記プ リント回路基板で構成されるアンセンブリ内に前記電子回路チップラ密閉するス テップ′t−嘔らに合むことを特徴とする特許請求の範囲第13項記載の電子回 路チップ接続方法。 180.前記プレッシャー・コネクション・フレーム、前記プレッシャー・コネ クション・パッド、nNeカバーおよび前記プリント回路基板で構成されるアッ センブリ内に前記電子回路チン11M閉するステップをさらに含むことを特徴と する特許請求の範囲第14項記載の電子回路チップ接続方法。 19、金属片を前記プレッシャー・コネクション・フレームの表面にボンドして 導電経路を形成するステップをさらに含むことを特徴とする特許請求の範囲第1 3項または第14項記載の電子回路チップ接続方法。 20、前記プレッシャーのコネクション・フレームに形成されたチップ・アパー チャに挿入てれた前記電子回路チップと金属片との間に意図しなかった電気接点 が生じるのを防ぐために、前記Z°レッシセー・コネクション・フレームの表面 にボンドされて導V経路?形成するような金屈片ケ機械的に強く電気絶縁性の材 料を用いて選択的に被覆するステップをさらに含むことを特徴とする特許請求の 範囲第19項記載の電子回路チップ接続方法。 21、 前記カバーは高い熱伝導性を有する材料から形成され、前言弓電子回路 チップを前記カバーの内部表面に向かわせて憂い熱伝導経路が前記電子回路チッ プと前記カバーに確立される如く々るステップをさらに含むことを特徴とする特 許請求の範囲算13項プたは第14項記載の電子回路チップ接続方法。
JP50007482A 1982-11-09 1982-11-09 電子回路チツプ接続アツセンブリおよび方法 Granted JPS59502003A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1982/001584 WO1984002051A1 (en) 1982-11-09 1982-11-09 Electronic circuit chip connection assembly and method

Publications (2)

Publication Number Publication Date
JPS59502003A true JPS59502003A (ja) 1984-11-29
JPH0151056B2 JPH0151056B2 (ja) 1989-11-01

Family

ID=22168354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50007482A Granted JPS59502003A (ja) 1982-11-09 1982-11-09 電子回路チツプ接続アツセンブリおよび方法

Country Status (3)

Country Link
EP (1) EP0123676A4 (ja)
JP (1) JPS59502003A (ja)
WO (1) WO1984002051A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658331A (en) * 1985-09-09 1987-04-14 Tektronix, Inc. Mounting an integrated circuit chip to an etched circuit board
US4658330A (en) * 1985-09-09 1987-04-14 Tektronix, Inc. Mounting a hybrid circuit to a circuit board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480836A (en) * 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US3689804A (en) * 1971-09-30 1972-09-05 Nippon Denso Co Hybrid circuit device
GB1397181A (en) * 1973-01-16 1975-06-11 Lucas Electrical Co Ltd Film circuit assemblies
IT992650B (it) * 1973-07-19 1975-09-30 Ates Componenti Elettron Elemento per accoppiare un radiatore di calore con la massa termica di un dispositivo integra to nel montaggio su circuito stam pato
GB1539470A (en) * 1975-11-13 1979-01-31 Tektronix Inc Electrical connector
US4037270A (en) * 1976-05-24 1977-07-19 Control Data Corporation Circuit packaging and cooling
NL7610306A (nl) * 1976-09-16 1978-03-20 Du Pont Contactinrichting voor een geintegreerde schakeling.
US4166665A (en) * 1976-12-27 1979-09-04 Cutchaw John M Liquid cooled connector for large scale integrated circuit packages
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package

Also Published As

Publication number Publication date
EP0123676A4 (en) 1987-02-19
WO1984002051A1 (en) 1984-05-24
JPH0151056B2 (ja) 1989-11-01
EP0123676A1 (en) 1984-11-07

Similar Documents

Publication Publication Date Title
US5684330A (en) Chip-sized package having metal circuit substrate
US6002169A (en) Thermally enhanced tape ball grid array package
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
US6389689B2 (en) Method of fabricating semiconductor package
US5869889A (en) Thin power tape ball grid array package
JPH0669402A (ja) プリント基板およびその製造方法
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR20050023538A (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
JP2000138317A (ja) 半導体装置及びその製造方法
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPH1187560A (ja) 半導体装置
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPS59502003A (ja) 電子回路チツプ接続アツセンブリおよび方法
JP2001007252A (ja) 半導体装置およびその製造方法
JPH11145322A (ja) 半導体装置
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR20030046788A (ko) 반도체 패키지 및 그 제조방법
JP2652222B2 (ja) 電子部品搭載用基板
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH08167676A (ja) 半導体装置
KR100233865B1 (ko) 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법
KR20020007683A (ko) 반도체패키지 및 그 제조 방법
JPH0376255A (ja) 半導体装置の実装構造