JPS59501426A - 次段アドレスの計算を前もつて実行する機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 次段アドレスの計算を前もって実行する機構技術分野 本願発明はディジタルコンピュータのアーキテクチュアに関し、さらに詳しくは 、分岐命令あるいはジャンプ命令としても知られている実効プログラムの転送の 実行に関するものである。

発明の背景 ディジタルコンピュータはメモリ装置から命令とデータを読み出し、そこに記憶 されたプログラムに従って命令を実行する。コンピュータの命令は演算命令、制 御型命令、またはそれらの組み合わせからなる。演算命令は直接計算や論理機能 を実行する。制御命令は命令の実行順序を指図する。コンピュータ命令は、通常 はコンピュータメモリ内で見出された通りに順に実行される。制御命令は、この ようにそれがない場合は順に処理される制御の流れを変化させるものである。

命令は可変サイズ、すなわち可変長であシ得る。実行すべき次段の命令のアドレ スは、通常は現在の命令のアドレスにその長さを加算することで計算される。

現在実行中の命令のアドレスは、通常プログラムカウンタとして知られる機械式 レジスタに保たれる。制御命令、すなわち分岐命令またはジャンプ命令はこのプ ログラムカウンタをある特定の値に設定する。この値は制御命令のオペランドで ある。

分岐命令はプログラム中でしばしば発生する。多くのプログラムで実行される全 命令の６分の１以上が分岐命令である。分岐命令には二通りあシ、それは条件分 岐および無条件分岐命令である。無条件分岐は自己のオペランドに次段の命令の アドレスを特定することによって制御の流れを常に変化させる。一方、条件分岐 はある特定の条件に合ったときのみ制御の流れを変化させる。その条件に合わな いときは、その分岐命令が何の効果も持たないかの如く、制御は次の正規の順の アドレスの命令に転送される。分岐命令を実行する時間を減少することが望まれ る。

発明の要約 本願発明の図示した実施例に従い、分岐命令を実行するのに必要な時間は、命令 がメモリから取り出された後で、かつその命令が命令貯蔵部を介して実行装置に 転送される前に命令前取シ装置内のその命令に次段のアドレスフィールドを加え ることによって太幅１（減少される。命令が命令貯蔵部に転送される前に、その 命令に次段のアドレスフィールドを加えることにより、命令貯蔵部から実行装置 へ命令を転送する度にその後に次段の命令のアドレスを計算する必要性が少なく なる。

さらに、次段命令のアドレスフィールドを用いると、前段の命令の次段アドレス フィールドとして、分岐命令のターケラトを含むことによって分岐命令を少くす ることができ、以って別個の転送命令を不要とすることができる。このことは、 あたかも分岐命令が無限に速く実行されるごとくに装置のスピードアップを図る 効果をもつ・ものである。

図面の簡単な説明 第１図は、本願発明の利点を有するように構成された汎用ディジタルコンピュー タの関連する部分を示すブロック図である。

詳細な説明 第１図を参照すると、本願発明の利点を理解するのに便利な汎用コンピュータの ブロック図が示されている。第１図のディジタルコンピュータにはデータと命令 の両方を記憶するために使用できる主記憶１ｏが含まれる。命令は、命令取出論 理回路１２によって主記憶１０から取り出され、命令貯蔵メモリ１４に記憶され る。本願発明に従い、以下にさらに詳しく記述するように、命令取出論理回路１ ２ばさらに次段命令のアドレスを形成し、この次段命令アドレスをバス１５を経 て貯蔵部１４に転送する。

貯蔵部１４は従来のコシピユータメモリ貯蔵部、つまり高速バッファから成る。

貯蔵部１４は次段命令の（４） アドレスを記憶するだめの余分のスペースを供給するように構成きれＣいる。実 行すべき命令は貯蔵部１４かもバス１７を経て実行装置１６に転送される。命令 のだめのデータオペランドが次に主記憶１ｏからバス１９を経て実行装置１６に 転送きれる。主記憶１０、実行装置１６、および貯蔵部１４は従来方式で動作し 、当業者が一般に行なうような種々の方法のうちのいずれかによって実行され得 る。実行装置１６の出力はバス１９を経て主記憶１０へ転送されるか、あるいは バス９を経て利用手段（不図示）に転送される。

命令取出論理回路１２をさらに詳しく参照すると、これには一般にプログラムカ ウンタとして知られる命令アドレスレジスタ（ＩＡ几）２２が示されている。

命令アドレスレジスタ２２は取シ出すべき命令のアドレスを保持する。取出制御 論理回路２０は有限状態機械であっても良いし、従来の組合せ論理を含む装置で あっても良いが、この取出制御論理回路の指示によって命令は主記憶１［１から バス１１を経て取り出され、命令レジスタ（ＩＲ）２４に格納される。

本願発明に従い、すぐ後に続く命令も主記憶１０かも取シ出され、次段命令レジ スタ（ＮＩ几）２６に格納される。次段命令レジスタ内の命令が分岐命令でない 場合は、次段命令のアドレスは命令レジスタ２４内の命令の長さを命令アドレス レジスタ２２の内容に加（５）　符表ＢＨ３９−５０１４２Ｇ　（３）算するこ とにより計算これる。命令レジスタ２４内の命令の長さは命令長装置２８によっ て決められる。この命令長装置は読出し専用メモリか組合せ論理回路のどちらか から成る。次段命令アドレスは加算器６ｏにおいて命令長装置２８から出力これ たバス２９上の命令長の値を命令アドレス！ノジスタ２２から出力されたバス２ ６上の現在のアドレス値に加算することにより計算される。バス２５上に現われ る加算器３ｏの出力は、それからリード２７上の−Ｌネイブル信号に応動して多 重送信器３２を通ｐバス１５に出力される。同時に、命令レジスタ２４内の命令 はバス１３を介して命令貯蔵部１４に転送される。このようにして命令貯蔵部１ ４内の命令は、命令レジスタ２４からの命令と、それに隣接する次段アドレスフ ィールドに格納された加算器３０からの次段命令アドレスとから成る。

一方、次段命令レジスタ２６に記憶された命令が分岐命令である場合は、該命令 内の次段アドレスフィールドの内容は次段命令レジスタ２６に記憶された命令の ターゲットとみなされる。次段命令レジスタ２６の内容は命令貯蔵部１４に転送 される。この転送はり一ド３９をエネイブルし、それによって多重送信器６２を 動作させ、バス３１をバス１５に通過させるようにすることで行なわれる。それ と同時に命令レジスタ２４の内容はバス１３を経て命令貯蔵部１４に転送される 。

（６） このようにして、命令貯蔵部１４は１つの命令と、それに隣接する次段命令のア ドレスを含む。次段命令レジスタ２６は分岐命令を保持しておシ、かつその内容 は命令貯蔵部１４に転送されて宿舎に隣接する次段アドレスフィールドに格納さ れるので、次段アドレスフィールドは分岐アドレスのターゲットを含んでいる。

このようにして分岐命令に必要な実行時間が減少される。

本願発明は以下の命令群を参照してきらによく理解Ｉ　ＭＯＶＡ、Ｂ　（Ａの内 容をＢに移せ）２　ＡＤＤ　Ｃ！、Ｄ　（ｃ（Ｄ内容をＤに加えよ）５　ＪＭＰ 　３７．　（３７にジャンプせよ）初め、アドレス１が命令アドレスレジスタ２ ２に入力される。その後、命令１っｔ　、Ｄ　”　ＭＣ）Ｖ　Ａ、Ｂ　’“が主 記憶１０から取り出され命令レジスタ２４に入力される。その次の命令っまり° “ＡＤＤ　Ｏ，Ｄ″が主記憶１゜から取り出され、次段命令レジスタ２６に入力 される。

レジスタ２６に入力された命令が分岐宿舎ではないので、次の命令のアドレスつ まシ２はレジスタ２２内の現在の命令の長さを加算することで計算される。その 後、レジスタ２４内の命令と加算器３ｏがらの次段命令のアドレスとが、上述し たように同時に命令貯蔵部（７） １４に転送される。貯蔵部１４に入力される命令は以続いて命令アドレス２がレ ジスタ２２に入力きれる。

命令２．つまり□’ＡＤＤ　Ｏ，Ｄ”が主記憶１０から取り出されレジスタ２４ に入力される。その次の命令６、ツー４　ｊ）　”　ＪＭＰ　３７”が主記憶１ ｏがら取シ出されレジスタ２６に入力される。次段酷令レジスタ２６は分岐命令 を保持しているので、分岐のターゲットっます３７“は、レジスタ２４からの命 令とともに命令貯蔵部１４に転送される。このようにして貯蔵部１４内の命令は 以下のようになる。

このようにして、命令貯蔵部１４から命令６つまり“ＪＭＰ　６７°°を取り出 すのに必要な実行時間および実行装置１６によって費される、関連した時間が減 少される。

ＦＩＧ、／ 補正書の翻訳文提出書 （特許法第１８４条の７第１項） 昭和５９年　４月２３日 特許庁長官　若杉和夫　殿 ■、特許出願の表示 ＰＣＴ／ＵＳ　８３／Ｑ　ｌ　ｌ　２９２、発明の名称 ７ノコウ　キ　コラ 次段アドレスの計算を前もって実行する機構３、特許出願人 住　所　アメリカ合衆国　１００３８　ニューヨーク。

ニューヨーク、ブロードウェー　２２２名称　ウェスターン　エレクトリック　 刀ムパニー。

住所　〒１００ 東京都千代田区丸の内１−２−３　、富士ビル２０９５、補正書の提出年月日 １９８３年１２月　９日 ６、添付書類の目録 補正書の翻訳文　１通 （１゛） 請求の範囲 １、（補正後）　分岐命令に必要な実行時間を実質的に減少させるだめのコンピ ュータであって、主記憶と、 命令取出装置と、 命令貯蔵部と、 実行装置とを含み、該コンピュータは、前記命令貯蔵部が、 牙１の命令のアドレスを記憶するための第１の手段と、 前記第１の命令を記憶するための第２の手段と、第２の命令を記憶する第３の手 段とを含むことと、前記第２の命令が牙３の命令のアドレスを示すだめのアドレ スフィールドを含むことを特徴、とするコンピュータ。

２、請求の範囲第１項記載のコンピュータにおいて、前記命令取出装置はさらに 、前記主記憶から取り出すべき次段の命令のアドレスを発生するだめの手段を含 むコンピュータ。

６、請求の範囲第２項記載のコンピュータにおいて、前記次段命令のアドレスを 発生するだめの前記手段が、 前記第２の手段内の命令の長さを計算するだめの手段と、 （２） 前記命令長を前記第１命令のアドレスに加えて前記次段命令のアドレスを生み出 すだめの手段と、前記次段命令のアドレスを前記命令貯蔵部に転送する手段とを 含むコンピュータ。鳴 ４、請求の範囲第３項記載のコンピュータにおいて、前記命令取出装置は、さら に 前記第３の手段内の前記第２命令が分岐命令であるかどつかを判定し、前記牙２ 命令が分岐命令である場合は前記アドレスフィールドの内容を前記オ６の手段か ら前記命令貯蔵部へ転送するだめの手段を含むコンピュータ。

５（補正後）　主記憶と、命令取出装置と、命令貯蔵部と、実行装置とを含むコ ンビ、ユータにおいて、分岐命令に必要な実行時間を実質的に減少させる方法で あって、該方法は、 第１の命令のアドレスを前記命令貯蔵部内の第１の手段に記憶する工程と、 前記第１命令を前記主記憶から取り出し、前記第１命令を前記命令貯蔵部内の第 ２の手段に記憶する工程と、 第２の命令を前記主記憶から取り出し、前記第２命令を前記命令貯蔵部内のオ乙 の手段に記憶する工程とを含むことと、 前記第２命令は第３の命令のアドレスを示すだめの（６） アドレスフィールドを含むこととを特徴とする方法。

６、請求の範囲第５項記載の方法において、さらに前記主記憶から取り出すべき 次段の命令のアドレスを発生する工程を含む方法。

Ｚ　請求の範囲第６項記載の方法において、さらに前記第２の手段内の前記第１ 命令の長さを計算する工程と、 前記命令長を前記第１命令のアドレスに加えることによって前記次段命令アドレ スを生み出す工程と、前記次段命令アドレスを前記命令貯蔵部に転送する工程と を含む方法。

８、　請求の範囲オフ項記載の方法において、さらに、前記オ６の手段内の前記 第２命令が分岐命令であるかどうかを判定する工程と、 前記第２命令が分岐命令である場合に、前記アドレスフィールドの内容を前記オ ６の手段から前記命令貯蔵部に転送する工程とを含む方法。

Claims (1)

1. 【特許請求の範囲】 １、　分岐命令に必要な実行時間を実質的に減少させるだめのコンピュータにお いて、 主記憶と、 命令取出装置と、 命令貯蔵部と、 実行装置とを含むことと、 前自己命令貯蔵部が、 第１の命令のアドレスを記憶するための第１の手段と、 前記第１の命令を記憶するためのす２０手段と、第２の命令を記憶する牙３の手 段とを含むことと、前記第２の命令がオ６の命令のアドレスを示すだめのアドレ スフィールドを含むことを特徴とするコンピユー　タ０ ２、　請求の範囲第１項記載のコンピュータにおいて、前記命令取出装置はさら に、前記主記憶から取り出すべき次段の命令のアドレスを発生するための手段を 含むコンピュータ。 ３、請求の範囲第２項記載のコンピュータにおいて、前記次段命令のアドレスを 発生するための前記手段が、 前記第２の手段内の命令の長さを計算するだめの手段と、 ぐ９） 前記命令長を前記第１命令のアドレスに加えて前記次段命令のアドレスを生み出 すだめの手段と、前記次段命令のアドレスを前記宿合貯蔵部に転送する手段とを 含むコンピュータ。 ４、　請求の範囲第３項記載のコンピュータにおいて、前記命令取出装置はさら に、 前記第３の手段内の前記第２命令が分岐命令であるかとうかを判定し、前記第２ 命令が分岐命令である場合は前記アドレスフィールドの内容を前記第３の手段か ら前記命令貯蔵部へ転送するための手段を含むコンピュータ。 ５、主記憶と、命令取出装置と、命令貯蔵部と、実行装置とを含むコンピュータ において、分岐命令に必要な実行時間を実質的に減少させる方法であって、該第 １の命令のアドレスを第１の手段に記憶する工程と、 前記第１命令を前記主記憶から取シ出し、前記第１命令を第２の手段に記憶する 工程と、 第２の命令を前記主記憶から取シ出し前記第２命令を第３の手段に記憶する工程 とを含み、前記第２命令は第３の命令のアドレスを示すためのアドレスフィール ドを含む方法。 ６、　請求の範囲第５項記載の方法において、さらに（１０） 前記主記・）意から取り出すべき次段の命令のアドレスを発生する工程を含む方 法。 Ｚ　請求の範囲オ６項記載の方法において、さらに前記第２の手段内の前記第１ 命令の長さを計算する工程と、 前記酷令長を前記第１命令のアドレスに加えることによって前記次段命令アドレ スを生み出す工程と、前記次段命令アドレスを前記命令貯蔵部に転送する工程と を含む方法。 ８、請求の範囲オフ項記載の方法において、さらに前記オ６の手段内の前記第２ 命令が分岐命令であるかどうかを判定する工程と、 前記第２命令が分岐命令である場合に、前記アドレスフィールドの内容を前記第 ３の手段から前記命令貯蔵部に転送する工程とを含む方法。