JPS5950139B2 - 頻度計数回路 - Google Patents
頻度計数回路Info
- Publication number
- JPS5950139B2 JPS5950139B2 JP15947078A JP15947078A JPS5950139B2 JP S5950139 B2 JPS5950139 B2 JP S5950139B2 JP 15947078 A JP15947078 A JP 15947078A JP 15947078 A JP15947078 A JP 15947078A JP S5950139 B2 JPS5950139 B2 JP S5950139B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- pulse
- circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measurement Of Radiation (AREA)
Description
【発明の詳細な説明】
本発明は、ランダムに生起されるパルスの発生頻度の増
減を適当な範囲内で表わすことができるように、その変
化幅を圧縮する頻度計数回路に関する。
減を適当な範囲内で表わすことができるように、その変
化幅を圧縮する頻度計数回路に関する。
原子の崩壊時にランダムに生起される放射線は、ガイガ
ーミュラー計数管等の計数管により電気的なパルス信号
に変換された後、計数される。
ーミュラー計数管等の計数管により電気的なパルス信号
に変換された後、計数される。
この場合、実用的な観点から放射線は、平均的なレベル
でその発生頻度の増減がどのようなものであるかを知る
必要がある。従来、このような放射線の発生頻度の増減
を知るために、第1図にブロック図で示すような頻度計
数回路が用いられていた。
でその発生頻度の増減がどのようなものであるかを知る
必要がある。従来、このような放射線の発生頻度の増減
を知るために、第1図にブロック図で示すような頻度計
数回路が用いられていた。
第1図を説明する。計数管からのパルス信号F、は、ま
ずアップ・ダウン・カウンタ1のアップ・カウント入力
Uに入力され、+lずつ積算される。アップ・ダウン・
カウンタ1のカウント出力Coは、外部へ出力されると
共にパルス発生回路2にも供給される。パルス発生回路
2は並直列変換回路より成り、カウント出力Coを図示
なしの一定周期のクロック信号により直列信号であるフ
ィードバック・パルス信号(以下、パルス信号という)
F、に変換し、これをアップ・ダウン・カウンタ1のダ
ウン・カウント入力Dに入力している。第1図の構成か
ら明らかなように、パルス信号F。
ずアップ・ダウン・カウンタ1のアップ・カウント入力
Uに入力され、+lずつ積算される。アップ・ダウン・
カウンタ1のカウント出力Coは、外部へ出力されると
共にパルス発生回路2にも供給される。パルス発生回路
2は並直列変換回路より成り、カウント出力Coを図示
なしの一定周期のクロック信号により直列信号であるフ
ィードバック・パルス信号(以下、パルス信号という)
F、に変換し、これをアップ・ダウン・カウンタ1のダ
ウン・カウント入力Dに入力している。第1図の構成か
ら明らかなように、パルス信号F。
は、フィードバック信号として働き、ランダムに入力さ
れるパルス信号F。による計数をある遅れをもつて自か
ら減算する働きをする。このため、カウント出力Coは
第2図に示すように、パルス信号F、の発生頻度の増減
に対応する。しかし、このように複数レベルで変化する
カウント出力Coからパルス信号F、の平均的な発生頻
度を求める場合、計算処理が面倒なものとなる欠点があ
り、カウント出力Coの変化幅を更に圧縮したものにす
ることが望ましい。つまり、従来の頻度計数回路は、適
当な範囲にあるパルス発生頻度の増減によるカウント出
力が得られないという欠点があつた。
れるパルス信号F。による計数をある遅れをもつて自か
ら減算する働きをする。このため、カウント出力Coは
第2図に示すように、パルス信号F、の発生頻度の増減
に対応する。しかし、このように複数レベルで変化する
カウント出力Coからパルス信号F、の平均的な発生頻
度を求める場合、計算処理が面倒なものとなる欠点があ
り、カウント出力Coの変化幅を更に圧縮したものにす
ることが望ましい。つまり、従来の頻度計数回路は、適
当な範囲にあるパルス発生頻度の増減によるカウント出
力が得られないという欠点があつた。
本発明は、このような従来のものの欠点を除去するため
になされたもので、ランダム・パルス信号を適当な増減
の範囲にある信号に変換することができる頻度計数回路
を提供することを目的とする。
になされたもので、ランダム・パルス信号を適当な増減
の範囲にある信号に変換することができる頻度計数回路
を提供することを目的とする。
以下、本発明の一実施例を示す第3図のプロツク図を参
照して説明する。
照して説明する。
パルス信号F1は同期化回路3に入力される。同期化回
路3は、クロツク信号Φ1がタロツタ入力Cに供給され
ており、,パルス信号F1がJ−K端子に供給されてい
るフリツプ・フロツプ3aと、このフリツプ・フロツプ
3a(7)Q出力、パルス信号F1及びクロツク信号Φ
1の論理和をとるアンド・ゲート3bより成り、アンド
・ゲート3bの出力をパルス信号Flllとする回路で
あり、一種のサンプリング回路である。パルス信号Fl
lは検出回路4に後で述べるフイード・バツクパルス信
号(以下、パルス信号という)F22と共に入力されて
いる。検出回路4は、パルス信号Fll及びF22の連
続性をそれぞれ調2べるための1ビツトのカウンタつま
りフリツプ・フロツプ4aと、フリツプ・フロツプ4a
(7)Q出力とパルス信号Fllの論理積をとるアンド
・ゲート4Cと、フリツプ・フロツプ4a(7)Q出力
とパルス信号F22の論理積をとるアンド・ゲート4d
冫と、パルス信号Fll及びF2。の論理和の出力をフ
リツプ・フロツプ4a(17)T入力に供給するオア・
ゲート4bとを有する。フリツプ・フロツプ4aのJ入
力Rにはパルス信号Fllが入力され、同様にフリツプ
・フロツプ4a(7)K入力Rにはパルス信j号Fll
が入力されている。アンド・ゲート4C及び4dから出
力されるパルス信号Fu及びFDをそれぞ゛れアツプ・
ダウン・カウンタ1のアツプ・力ウント入力U及びダウ
ン・カウント入力Dに供給している。アツプ・ダウン・
カウンタ1から出力jされるパルス信号Ctは、本回路
の出力として外部へ供給されると共にパルス発生回路2
に供給されといる。パルス発生回路2の出力は同期化回
路3と同一構成の同期化回路5に入力される。同期化回
路5は、クロツク信号Φ1と位相を異にする4が同一周
期のクロツク信号Φ2がクロツク入力Cに供給されてい
る。クロツク信号Φ1及びΦ2はパルス発生回路6から
出力されており、パルス発生回路6は2相クロツク発生
回路として良く知られているものから成る。次に、第4
図及び第5図のタイミング図を参照して動作を説明する
。
路3は、クロツク信号Φ1がタロツタ入力Cに供給され
ており、,パルス信号F1がJ−K端子に供給されてい
るフリツプ・フロツプ3aと、このフリツプ・フロツプ
3a(7)Q出力、パルス信号F1及びクロツク信号Φ
1の論理和をとるアンド・ゲート3bより成り、アンド
・ゲート3bの出力をパルス信号Flllとする回路で
あり、一種のサンプリング回路である。パルス信号Fl
lは検出回路4に後で述べるフイード・バツクパルス信
号(以下、パルス信号という)F22と共に入力されて
いる。検出回路4は、パルス信号Fll及びF22の連
続性をそれぞれ調2べるための1ビツトのカウンタつま
りフリツプ・フロツプ4aと、フリツプ・フロツプ4a
(7)Q出力とパルス信号Fllの論理積をとるアンド
・ゲート4Cと、フリツプ・フロツプ4a(7)Q出力
とパルス信号F22の論理積をとるアンド・ゲート4d
冫と、パルス信号Fll及びF2。の論理和の出力をフ
リツプ・フロツプ4a(17)T入力に供給するオア・
ゲート4bとを有する。フリツプ・フロツプ4aのJ入
力Rにはパルス信号Fllが入力され、同様にフリツプ
・フロツプ4a(7)K入力Rにはパルス信j号Fll
が入力されている。アンド・ゲート4C及び4dから出
力されるパルス信号Fu及びFDをそれぞ゛れアツプ・
ダウン・カウンタ1のアツプ・力ウント入力U及びダウ
ン・カウント入力Dに供給している。アツプ・ダウン・
カウンタ1から出力jされるパルス信号Ctは、本回路
の出力として外部へ供給されると共にパルス発生回路2
に供給されといる。パルス発生回路2の出力は同期化回
路3と同一構成の同期化回路5に入力される。同期化回
路5は、クロツク信号Φ1と位相を異にする4が同一周
期のクロツク信号Φ2がクロツク入力Cに供給されてい
る。クロツク信号Φ1及びΦ2はパルス発生回路6から
出力されており、パルス発生回路6は2相クロツク発生
回路として良く知られているものから成る。次に、第4
図及び第5図のタイミング図を参照して動作を説明する
。
クロツク信号Φ1及びΦ2は、第4図イ及び口にそれぞ
れ示すようなパルス信号で一定の周期を有し、互に位相
を異にしている。第4図ハに示すパルス信号F1は、同
期化回路3においてクロツク信号Φ1によりサンプリン
グされ、第4図ホに示すパルス信号Fllとなる。パル
ス信号Fllは図示のようにクロツク信号Φ1の先頭パ
ルスに対応する。同じようにして、第4図二に示すパル
ス発生回路2のパルス信号F2は、同期化回路5におい
てクロツク信号Φ2によりサンプリングされ、第4図へ
に示すパルス信号F22となる。パルス信号Fll及び
F22は第5図イ及び口に示すように、検出回路4へ両
者が交互に入力されている限り、第5図ハ及び二に示す
よう]こパルス信号Fu及びF。を出力させることはな
いが、2つ以上連続すると図示のように出力されるもの
である。第5図ハ及び二に示すように、パルス信号F。
及びF。を一つずつ出力すると、アツプ・ダウン・カウ
ンタ1は第5図ホに示すように゛1”及び“0”から成
る2レベルのパルス信号Ctを出力する。このカウント
値は、直接パルス信号F1をアツプ・ダウン・カウンタ
1のアツプ・カウント入力Uに入力する従来のもの(第
1図に示す)より処理が容易なものである。つまり、検
出回路4は、パルス信号Fll及びF22が2つ以上連
続するという条件を付加しているので、パルス信号Ct
の増減が従来のものより少なくなつている。なお、検出
回路4は、複数段縦属接続することができ、段数の増加
と共にパルス信号Fu及びFDの発生頻度も低下して増
減が圧縮される。
れ示すようなパルス信号で一定の周期を有し、互に位相
を異にしている。第4図ハに示すパルス信号F1は、同
期化回路3においてクロツク信号Φ1によりサンプリン
グされ、第4図ホに示すパルス信号Fllとなる。パル
ス信号Fllは図示のようにクロツク信号Φ1の先頭パ
ルスに対応する。同じようにして、第4図二に示すパル
ス発生回路2のパルス信号F2は、同期化回路5におい
てクロツク信号Φ2によりサンプリングされ、第4図へ
に示すパルス信号F22となる。パルス信号Fll及び
F22は第5図イ及び口に示すように、検出回路4へ両
者が交互に入力されている限り、第5図ハ及び二に示す
よう]こパルス信号Fu及びF。を出力させることはな
いが、2つ以上連続すると図示のように出力されるもの
である。第5図ハ及び二に示すように、パルス信号F。
及びF。を一つずつ出力すると、アツプ・ダウン・カウ
ンタ1は第5図ホに示すように゛1”及び“0”から成
る2レベルのパルス信号Ctを出力する。このカウント
値は、直接パルス信号F1をアツプ・ダウン・カウンタ
1のアツプ・カウント入力Uに入力する従来のもの(第
1図に示す)より処理が容易なものである。つまり、検
出回路4は、パルス信号Fll及びF22が2つ以上連
続するという条件を付加しているので、パルス信号Ct
の増減が従来のものより少なくなつている。なお、検出
回路4は、複数段縦属接続することができ、段数の増加
と共にパルス信号Fu及びFDの発生頻度も低下して増
減が圧縮される。
以上のように、本発明によればランダムに発生するパル
スの発生頻度の増減が圧縮され、発生頻度の平均的な値
の測定が容易となる効果がある。
スの発生頻度の増減が圧縮され、発生頻度の平均的な値
の測定が容易となる効果がある。
第1図は従来のパルス計数回路、第2図は第1図の動作
を示すタイミング図、第3図は本発明の一実施例を示す
プロツク図、第4図及び第5図は第3図の動作を説明す
るタイミング図である。 1・・・・・・アツプ・ダウン・カウンタ、2,6・・
・・・・パルス発生回路、3,5・・・・・・同期化回
路、4・・・・・・検出回路。
を示すタイミング図、第3図は本発明の一実施例を示す
プロツク図、第4図及び第5図は第3図の動作を説明す
るタイミング図である。 1・・・・・・アツプ・ダウン・カウンタ、2,6・・
・・・・パルス発生回路、3,5・・・・・・同期化回
路、4・・・・・・検出回路。
Claims (1)
- 【特許請求の範囲】 1 ランダムに生起されるパルス信号をアップ・カウン
ト入力に導入してアップ・カウントすると共にフィード
バック・パルス信号をダウン・カウント入力に導入して
ダウン・カウントするアップ・ダウン・カウンタと、前
記アップ・ダウン・カウンタのカウント結果を直列信号
の前記フィードバック・パルス信号に変換するパルス発
生回路とを備えた頻度計数回路において、前記パルス信
号及び前記フィードバック・パルス信号の連続性をそれ
ぞれ調べて連続性が検出されたとき、それぞれに対応さ
れた第1及び第2の出力端よりパルスを出力させる検出
回路を備え、前記パルス信号に対応された前記第1の出
力端を前記アップ・ダウン・カウンタのアップ・カウン
ト入力に、また前記フィード・バック・パルスに対応さ
れた前記第2の出力端を前記アップ・ダウン・カウンタ
のダウン・カウント入力にそれぞれ接続したことを特徴
とする頻度計数回路。 2 検出回路を複数段縦属接続したことを特徴とする特
許請求の範囲第1項記載の頻度計数回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15947078A JPS5950139B2 (ja) | 1978-12-20 | 1978-12-20 | 頻度計数回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15947078A JPS5950139B2 (ja) | 1978-12-20 | 1978-12-20 | 頻度計数回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5583343A JPS5583343A (en) | 1980-06-23 |
JPS5950139B2 true JPS5950139B2 (ja) | 1984-12-06 |
Family
ID=15694467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15947078A Expired JPS5950139B2 (ja) | 1978-12-20 | 1978-12-20 | 頻度計数回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5950139B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438603Y2 (ja) * | 1983-07-15 | 1992-09-09 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57135164A (en) * | 1981-02-17 | 1982-08-20 | Asahi Dow Ltd | Laminated shape |
FR2949163B1 (fr) * | 2009-08-12 | 2011-12-09 | St Microelectronics Rousset | Surveillance de l'activite d'un circuit electronique |
-
1978
- 1978-12-20 JP JP15947078A patent/JPS5950139B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438603Y2 (ja) * | 1983-07-15 | 1992-09-09 |
Also Published As
Publication number | Publication date |
---|---|
JPS5583343A (en) | 1980-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
US4242639A (en) | Digital phase lock circuit | |
US4786823A (en) | Noise pulse suppressing circuit in digital system | |
US3902125A (en) | Symmetric output, digital by three counter | |
JPS5950139B2 (ja) | 頻度計数回路 | |
US4503549A (en) | Interpolating function generator for transmitter square root extraction | |
US4313107A (en) | Tone signal detectors | |
US6950375B2 (en) | Multi-phase clock time stamping | |
US4224574A (en) | Digital frequency quadrupler | |
US4669098A (en) | Increased resolution counting circuit | |
JPH0653794A (ja) | パルス幅変調回路 | |
JPS6142895B2 (ja) | ||
JPS63196130A (ja) | 信号検出方式 | |
SU1287029A1 (ru) | Устройство дл измерени частотных параметров электрических сигналов | |
JPS582493B2 (ja) | デイジタルイソウドウキカイロ | |
KR100486236B1 (ko) | 2의계승이아닌분주신호발생장치및방법 | |
JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
SU815888A1 (ru) | Способ выделени импульсногоСигНАлА | |
KR940008154Y1 (ko) | 주파수 검출 회로 | |
KR930007288B1 (ko) | 주파수 판별회로 | |
SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
SU936424A1 (ru) | Дельта-модул тор | |
JPS6239756B2 (ja) | ||
SU896740A2 (ru) | Дискретный умножитель частоты | |
JPS5798040A (en) | Comparator for serial magnitude |