JPS5950139B2 - 頻度計数回路 - Google Patents
頻度計数回路Info
- Publication number
- JPS5950139B2 JPS5950139B2 JP15947078A JP15947078A JPS5950139B2 JP S5950139 B2 JPS5950139 B2 JP S5950139B2 JP 15947078 A JP15947078 A JP 15947078A JP 15947078 A JP15947078 A JP 15947078A JP S5950139 B2 JPS5950139 B2 JP S5950139B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- pulse
- circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measurement Of Radiation (AREA)
Description
【発明の詳細な説明】
本発明は、ランダムに生起されるパルスの発生頻度の増
減を適当な範囲内で表わすことができるように、その変
化幅を圧縮する頻度計数回路に関する。
減を適当な範囲内で表わすことができるように、その変
化幅を圧縮する頻度計数回路に関する。
原子の崩壊時にランダムに生起される放射線は、ガイガ
ーミュラー計数管等の計数管により電気的なパルス信号
に変換された後、計数される。
ーミュラー計数管等の計数管により電気的なパルス信号
に変換された後、計数される。
この場合、実用的な観点から放射線は、平均的なレベル
でその発生頻度の増減がどのようなものであるかを知る
必要がある。従来、このような放射線の発生頻度の増減
を知るために、第１図にブロック図で示すような頻度計
数回路が用いられていた。
でその発生頻度の増減がどのようなものであるかを知る
必要がある。従来、このような放射線の発生頻度の増減
を知るために、第１図にブロック図で示すような頻度計
数回路が用いられていた。
第１図を説明する。計数管からのパルス信号Ｆ、は、ま
ずアップ・ダウン・カウンタ１のアップ・カウント入力
Ｕに入力され、＋ｌずつ積算される。アップ・ダウン・
カウンタ１のカウント出力Ｃｏは、外部へ出力されると
共にパルス発生回路２にも供給される。パルス発生回路
２は並直列変換回路より成り、カウント出力Ｃｏを図示
なしの一定周期のクロック信号により直列信号であるフ
ィードバック・パルス信号（以下、パルス信号という）
Ｆ、に変換し、これをアップ・ダウン・カウンタ１のダ
ウン・カウント入力Ｄに入力している。第１図の構成か
ら明らかなように、パルス信号Ｆ。
ずアップ・ダウン・カウンタ１のアップ・カウント入力
Ｕに入力され、＋ｌずつ積算される。アップ・ダウン・
カウンタ１のカウント出力Ｃｏは、外部へ出力されると
共にパルス発生回路２にも供給される。パルス発生回路
２は並直列変換回路より成り、カウント出力Ｃｏを図示
なしの一定周期のクロック信号により直列信号であるフ
ィードバック・パルス信号（以下、パルス信号という）
Ｆ、に変換し、これをアップ・ダウン・カウンタ１のダ
ウン・カウント入力Ｄに入力している。第１図の構成か
ら明らかなように、パルス信号Ｆ。
は、フィードバック信号として働き、ランダムに入力さ
れるパルス信号Ｆ。による計数をある遅れをもつて自か
ら減算する働きをする。このため、カウント出力Ｃｏは
第２図に示すように、パルス信号Ｆ、の発生頻度の増減
に対応する。しかし、このように複数レベルで変化する
カウント出力Ｃｏからパルス信号Ｆ、の平均的な発生頻
度を求める場合、計算処理が面倒なものとなる欠点があ
り、カウント出力Ｃｏの変化幅を更に圧縮したものにす
ることが望ましい。つまり、従来の頻度計数回路は、適
当な範囲にあるパルス発生頻度の増減によるカウント出
力が得られないという欠点があつた。
れるパルス信号Ｆ。による計数をある遅れをもつて自か
ら減算する働きをする。このため、カウント出力Ｃｏは
第２図に示すように、パルス信号Ｆ、の発生頻度の増減
に対応する。しかし、このように複数レベルで変化する
カウント出力Ｃｏからパルス信号Ｆ、の平均的な発生頻
度を求める場合、計算処理が面倒なものとなる欠点があ
り、カウント出力Ｃｏの変化幅を更に圧縮したものにす
ることが望ましい。つまり、従来の頻度計数回路は、適
当な範囲にあるパルス発生頻度の増減によるカウント出
力が得られないという欠点があつた。
本発明は、このような従来のものの欠点を除去するため
になされたもので、ランダム・パルス信号を適当な増減
の範囲にある信号に変換することができる頻度計数回路
を提供することを目的とする。
になされたもので、ランダム・パルス信号を適当な増減
の範囲にある信号に変換することができる頻度計数回路
を提供することを目的とする。
以下、本発明の一実施例を示す第３図のプロツク図を参
照して説明する。
照して説明する。
パルス信号Ｆ１は同期化回路３に入力される。同期化回
路３は、クロツク信号Φ１がタロツタ入力Ｃに供給され
ており、，パルス信号Ｆ１がＪ−Ｋ端子に供給されてい
るフリツプ・フロツプ３ａと、このフリツプ・フロツプ
３ａ（７）Ｑ出力、パルス信号Ｆ１及びクロツク信号Φ
１の論理和をとるアンド・ゲート３ｂより成り、アンド
・ゲート３ｂの出力をパルス信号Ｆｌｌｌとする回路で
あり、一種のサンプリング回路である。パルス信号Ｆｌ
ｌは検出回路４に後で述べるフイード・バツクパルス信
号（以下、パルス信号という）Ｆ２２と共に入力されて
いる。検出回路４は、パルス信号Ｆｌｌ及びＦ２２の連
続性をそれぞれ調２べるための１ビツトのカウンタつま
りフリツプ・フロツプ４ａと、フリツプ・フロツプ４ａ
（７）Ｑ出力とパルス信号Ｆｌｌの論理積をとるアンド
・ゲート４Ｃと、フリツプ・フロツプ４ａ（７）Ｑ出力
とパルス信号Ｆ２２の論理積をとるアンド・ゲート４ｄ
冫と、パルス信号Ｆｌｌ及びＦ２。の論理和の出力をフ
リツプ・フロツプ４ａ（１７）Ｔ入力に供給するオア・
ゲート４ｂとを有する。フリツプ・フロツプ４ａのＪ入
力Ｒにはパルス信号Ｆｌｌが入力され、同様にフリツプ
・フロツプ４ａ（７）Ｋ入力Ｒにはパルス信ｊ号Ｆｌｌ
が入力されている。アンド・ゲート４Ｃ及び４ｄから出
力されるパルス信号Ｆｕ及びＦＤをそれぞ゛れアツプ・
ダウン・カウンタ１のアツプ・力ウント入力Ｕ及びダウ
ン・カウント入力Ｄに供給している。アツプ・ダウン・
カウンタ１から出力ｊされるパルス信号Ｃｔは、本回路
の出力として外部へ供給されると共にパルス発生回路２
に供給されといる。パルス発生回路２の出力は同期化回
路３と同一構成の同期化回路５に入力される。同期化回
路５は、クロツク信号Φ１と位相を異にする４が同一周
期のクロツク信号Φ２がクロツク入力Ｃに供給されてい
る。クロツク信号Φ１及びΦ２はパルス発生回路６から
出力されており、パルス発生回路６は２相クロツク発生
回路として良く知られているものから成る。次に、第４
図及び第５図のタイミング図を参照して動作を説明する
。
路３は、クロツク信号Φ１がタロツタ入力Ｃに供給され
ており、，パルス信号Ｆ１がＪ−Ｋ端子に供給されてい
るフリツプ・フロツプ３ａと、このフリツプ・フロツプ
３ａ（７）Ｑ出力、パルス信号Ｆ１及びクロツク信号Φ
１の論理和をとるアンド・ゲート３ｂより成り、アンド
・ゲート３ｂの出力をパルス信号Ｆｌｌｌとする回路で
あり、一種のサンプリング回路である。パルス信号Ｆｌ
ｌは検出回路４に後で述べるフイード・バツクパルス信
号（以下、パルス信号という）Ｆ２２と共に入力されて
いる。検出回路４は、パルス信号Ｆｌｌ及びＦ２２の連
続性をそれぞれ調２べるための１ビツトのカウンタつま
りフリツプ・フロツプ４ａと、フリツプ・フロツプ４ａ
（７）Ｑ出力とパルス信号Ｆｌｌの論理積をとるアンド
・ゲート４Ｃと、フリツプ・フロツプ４ａ（７）Ｑ出力
とパルス信号Ｆ２２の論理積をとるアンド・ゲート４ｄ
冫と、パルス信号Ｆｌｌ及びＦ２。の論理和の出力をフ
リツプ・フロツプ４ａ（１７）Ｔ入力に供給するオア・
ゲート４ｂとを有する。フリツプ・フロツプ４ａのＪ入
力Ｒにはパルス信号Ｆｌｌが入力され、同様にフリツプ
・フロツプ４ａ（７）Ｋ入力Ｒにはパルス信ｊ号Ｆｌｌ
が入力されている。アンド・ゲート４Ｃ及び４ｄから出
力されるパルス信号Ｆｕ及びＦＤをそれぞ゛れアツプ・
ダウン・カウンタ１のアツプ・力ウント入力Ｕ及びダウ
ン・カウント入力Ｄに供給している。アツプ・ダウン・
カウンタ１から出力ｊされるパルス信号Ｃｔは、本回路
の出力として外部へ供給されると共にパルス発生回路２
に供給されといる。パルス発生回路２の出力は同期化回
路３と同一構成の同期化回路５に入力される。同期化回
路５は、クロツク信号Φ１と位相を異にする４が同一周
期のクロツク信号Φ２がクロツク入力Ｃに供給されてい
る。クロツク信号Φ１及びΦ２はパルス発生回路６から
出力されており、パルス発生回路６は２相クロツク発生
回路として良く知られているものから成る。次に、第４
図及び第５図のタイミング図を参照して動作を説明する
。
クロツク信号Φ１及びΦ２は、第４図イ及び口にそれぞ
れ示すようなパルス信号で一定の周期を有し、互に位相
を異にしている。第４図ハに示すパルス信号Ｆ１は、同
期化回路３においてクロツク信号Φ１によりサンプリン
グされ、第４図ホに示すパルス信号Ｆｌｌとなる。パル
ス信号Ｆｌｌは図示のようにクロツク信号Φ１の先頭パ
ルスに対応する。同じようにして、第４図二に示すパル
ス発生回路２のパルス信号Ｆ２は、同期化回路５におい
てクロツク信号Φ２によりサンプリングされ、第４図へ
に示すパルス信号Ｆ２２となる。パルス信号Ｆｌｌ及び
Ｆ２２は第５図イ及び口に示すように、検出回路４へ両
者が交互に入力されている限り、第５図ハ及び二に示す
よう］こパルス信号Ｆｕ及びＦ。を出力させることはな
いが、２つ以上連続すると図示のように出力されるもの
である。第５図ハ及び二に示すように、パルス信号Ｆ。
及びＦ。を一つずつ出力すると、アツプ・ダウン・カウ
ンタ１は第５図ホに示すように゛１”及び“０”から成
る２レベルのパルス信号Ｃｔを出力する。このカウント
値は、直接パルス信号Ｆ１をアツプ・ダウン・カウンタ
１のアツプ・カウント入力Ｕに入力する従来のもの（第
１図に示す）より処理が容易なものである。つまり、検
出回路４は、パルス信号Ｆｌｌ及びＦ２２が２つ以上連
続するという条件を付加しているので、パルス信号Ｃｔ
の増減が従来のものより少なくなつている。なお、検出
回路４は、複数段縦属接続することができ、段数の増加
と共にパルス信号Ｆｕ及びＦＤの発生頻度も低下して増
減が圧縮される。
れ示すようなパルス信号で一定の周期を有し、互に位相
を異にしている。第４図ハに示すパルス信号Ｆ１は、同
期化回路３においてクロツク信号Φ１によりサンプリン
グされ、第４図ホに示すパルス信号Ｆｌｌとなる。パル
ス信号Ｆｌｌは図示のようにクロツク信号Φ１の先頭パ
ルスに対応する。同じようにして、第４図二に示すパル
ス発生回路２のパルス信号Ｆ２は、同期化回路５におい
てクロツク信号Φ２によりサンプリングされ、第４図へ
に示すパルス信号Ｆ２２となる。パルス信号Ｆｌｌ及び
Ｆ２２は第５図イ及び口に示すように、検出回路４へ両
者が交互に入力されている限り、第５図ハ及び二に示す
よう］こパルス信号Ｆｕ及びＦ。を出力させることはな
いが、２つ以上連続すると図示のように出力されるもの
である。第５図ハ及び二に示すように、パルス信号Ｆ。
及びＦ。を一つずつ出力すると、アツプ・ダウン・カウ
ンタ１は第５図ホに示すように゛１”及び“０”から成
る２レベルのパルス信号Ｃｔを出力する。このカウント
値は、直接パルス信号Ｆ１をアツプ・ダウン・カウンタ
１のアツプ・カウント入力Ｕに入力する従来のもの（第
１図に示す）より処理が容易なものである。つまり、検
出回路４は、パルス信号Ｆｌｌ及びＦ２２が２つ以上連
続するという条件を付加しているので、パルス信号Ｃｔ
の増減が従来のものより少なくなつている。なお、検出
回路４は、複数段縦属接続することができ、段数の増加
と共にパルス信号Ｆｕ及びＦＤの発生頻度も低下して増
減が圧縮される。
以上のように、本発明によればランダムに発生するパル
スの発生頻度の増減が圧縮され、発生頻度の平均的な値
の測定が容易となる効果がある。
スの発生頻度の増減が圧縮され、発生頻度の平均的な値
の測定が容易となる効果がある。
第１図は従来のパルス計数回路、第２図は第１図の動作
を示すタイミング図、第３図は本発明の一実施例を示す
プロツク図、第４図及び第５図は第３図の動作を説明す
るタイミング図である。 １・・・・・・アツプ・ダウン・カウンタ、２，６・・
・・・・パルス発生回路、３，５・・・・・・同期化回
路、４・・・・・・検出回路。
を示すタイミング図、第３図は本発明の一実施例を示す
プロツク図、第４図及び第５図は第３図の動作を説明す
るタイミング図である。 １・・・・・・アツプ・ダウン・カウンタ、２，６・・
・・・・パルス発生回路、３，５・・・・・・同期化回
路、４・・・・・・検出回路。
Claims (1)
- 【特許請求の範囲】 １ ランダムに生起されるパルス信号をアップ・カウン
ト入力に導入してアップ・カウントすると共にフィード
バック・パルス信号をダウン・カウント入力に導入して
ダウン・カウントするアップ・ダウン・カウンタと、前
記アップ・ダウン・カウンタのカウント結果を直列信号
の前記フィードバック・パルス信号に変換するパルス発
生回路とを備えた頻度計数回路において、前記パルス信
号及び前記フィードバック・パルス信号の連続性をそれ
ぞれ調べて連続性が検出されたとき、それぞれに対応さ
れた第１及び第２の出力端よりパルスを出力させる検出
回路を備え、前記パルス信号に対応された前記第１の出
力端を前記アップ・ダウン・カウンタのアップ・カウン
ト入力に、また前記フィード・バック・パルスに対応さ
れた前記第２の出力端を前記アップ・ダウン・カウンタ
のダウン・カウント入力にそれぞれ接続したことを特徴
とする頻度計数回路。 ２ 検出回路を複数段縦属接続したことを特徴とする特
許請求の範囲第１項記載の頻度計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15947078A JPS5950139B2 (ja) | 1978-12-20 | 1978-12-20 | 頻度計数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15947078A JPS5950139B2 (ja) | 1978-12-20 | 1978-12-20 | 頻度計数回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5583343A JPS5583343A (en) | 1980-06-23 |
| JPS5950139B2 true JPS5950139B2 (ja) | 1984-12-06 |
Family
ID=15694467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15947078A Expired JPS5950139B2 (ja) | 1978-12-20 | 1978-12-20 | 頻度計数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950139B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438603Y2 (ja) * | 1983-07-15 | 1992-09-09 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57135164A (en) * | 1981-02-17 | 1982-08-20 | Asahi Dow Ltd | Laminated shape |
| FR2949163B1 (fr) * | 2009-08-12 | 2011-12-09 | St Microelectronics Rousset | Surveillance de l'activite d'un circuit electronique |
-
1978
- 1978-12-20 JP JP15947078A patent/JPS5950139B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438603Y2 (ja) * | 1983-07-15 | 1992-09-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5583343A (en) | 1980-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| US4242639A (en) | Digital phase lock circuit | |
| US4786823A (en) | Noise pulse suppressing circuit in digital system | |
| US3902125A (en) | Symmetric output, digital by three counter | |
| JPS5950139B2 (ja) | 頻度計数回路 | |
| US4503549A (en) | Interpolating function generator for transmitter square root extraction | |
| US4313107A (en) | Tone signal detectors | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| US4224574A (en) | Digital frequency quadrupler | |
| US4669098A (en) | Increased resolution counting circuit | |
| JPH0653794A (ja) | パルス幅変調回路 | |
| JPS6142895B2 (ja) | ||
| JPS63196130A (ja) | 信号検出方式 | |
| SU1287029A1 (ru) | Устройство дл измерени частотных параметров электрических сигналов | |
| JPS582493B2 (ja) | デイジタルイソウドウキカイロ | |
| KR100486236B1 (ko) | 2의계승이아닌분주신호발생장치및방법 | |
| JP2970241B2 (ja) | サンプリングクロック情報生成回路 | |
| SU815888A1 (ru) | Способ выделени импульсногоСигНАлА | |
| KR940008154Y1 (ko) | 주파수 검출 회로 | |
| KR930007288B1 (ko) | 주파수 판별회로 | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| SU936424A1 (ru) | Дельта-модул тор | |
| JPS6239756B2 (ja) | ||
| SU896740A2 (ru) | Дискретный умножитель частоты | |
| JPS5798040A (en) | Comparator for serial magnitude |