JPS594710B2 - パタ−ン発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明はディジタル伝送されるコード化データに応答し
て文字を発生する印刷装置に関するものである。

ディジタルパターンメモリを有し伝送されてくるコード
化文字データに応答して所望の文字を印刷させる為走査
用のビット列をプリンタに送ることにより印字を行う印
刷装置。

例えばレーザビームプリンタに与えるための印字パター
ンの発生において以下のような方法がとられていた。こ
こで、レーザビームプリンタとは印字情報によつて変調
されたレーザビームをラスタスキャンしながら感光ドラ
ムまたはプレートに静電潜像を形成し、これを現像して
記録紙に転写することにより印字を行なうものである。
従つて、印字情報はＣＲＴディスプレイにおけると同様
に、文字等を多数のドット列に分解し、これを直列に変
換したものであることが必要である。従来用いられてい
た方法は、伝送されてくるコード化文字データに対応す
るディジタルパターンメモリ内のドットパターンを頁バ
ッファメモリ上に頁単位に編集し、印字の際は頁バッフ
ァメモリ内の゛１ ″、゛０ ″パターンをそのまま走
査用ビット列としてプリンタに送ることにより印刷する
第１の方法と、伝送されてくるコード化文字データに対
応する文字コードを頁バッファメモリ上に頁単位に編集
し、印字の際は、頁バッファメモリ内の文字コードによ
りディジタルパターンメモリをアクセスすることによつ
て逆立用のビット列を得、それをプリンタに送ることに
より印刷する第２の方法とがある。

第１の方法は頁バッファメモリ上に１頁以上のすべての
ドットパターンを持たなければならないので大容量のメ
モリが必要となり、したがつてそのメモリは補助記憶媒
体上に持たれるので印字速度が上がらないという欠点を
有していた。

また第２の方法は前記第１の方法の欠点は有さないが、
まず頁バツフアメモリをアクセスしてデイジタルパター
ンメモリのアドレス情報を得、それからデイジタルパタ
ーンメモリをアクセスすることにより所望の走査用ビツ
ト列を得ていたので、印字速度を上げるためには、バツ
フアリング用のハードウエアを多く必要とするという欠
点を有していた。この発明の目的とするところは上記の
如き問題点を除去するものであり頁単位に編集された文
字コードを記憶する頁バツフアメモリから印刷するため
の走査用ビツト列を得る時に少ないハードウエア量で高
速に処理出米るという効果を有する印刷装置を提供する
ことにある。本発明の特徴とするところは、ドツトパタ
ーンに変換された印字情報を発生するにあたり、頁単位
に文字コードで印字情報を編集し、前記文字コードの読
み出しと、各文字を修飾するための制御情報の読み出し
と、前記制御情報に従つて文字を修飾する処理と、フオ
ントメモリの読み出しとを文字単位に同時並列処理する
ことにより、大容量のメモリを必要とせず、かつ高速に
ドットパターンを発生するところにある。

次に本発明の実施例を図に従つて説明する。

第１図は本発明の一実施例である印刷装置の基本構成を
示すものである。図において２４はこの装置全体を制御
する命令実行装置、２３は命令実行装置２４と主チヤネ
ルを接続する主チヤネル接続部、１２は頁単位に編集さ
れたコード化文字データを記憶する頁バツフア、２５は
命令実行装置２４が頁バツフア１２内にデータを編集す
る時に使用される中間バツフア、１５は文字パターンデ
ータを記憶するフオントメモリ、２２は頁バツフア１２
の文字データに応答して所望の文字図形を印刷する像形
成処理装置、２６は文字の拡大、縮小の時参照される修
飾制御メモリである。フオントメモリ１５、変換制御メ
モリ２６にはそれぞれ、文字フオント及び文字の拡大縮
小、文字位置等を示す制御情報が予じめ格納される。

中央処理装置からは文字コード及び制御情報が送られて
くる。これは命令実行装置２４の制御により中間バツフ
アメモリ２５を介して頁バツフア１２に頁単位の大きさ
に編集される。頁バッフア１２には１ページ分又は、数
ページ分の情報が格納される。像形成処理装置２２は頁
バツフア１２から読み出した文字コード及び制御情報に
従つてフオントメモリ１５、変換制御メモリ２６を読み
出し、ドツト情報に変換してプリンタに送る。第２図は
像形成処理装置２２の動作に関する領域の詳細プロツク
図である。

像形成処理装置２２は頁バツフアＰＢｌ２をアドレスす
る頁バツフアカウンタＰＣｌとそのデータをラツチする
頁バツフアアウトレジスタＰＯＲ２と垂直変換制御メモ
リＶＩＭｌ３のデータをラツチする垂直制御データレジ
スタＶＩＲ４とそれに同期してデータを移すためのデイ
レイレジスタ３と文字の垂直方向の修飾をする垂直変換
アルゴリズム回路６と文字のラスタ番号を特定するラス
タインデツクスレジスタ１４とフオントメモリ１５のア
ドレスとなるアドレスレジスタＦＡＲ５とフオントメモ
リＦＭｌ５、水平変換制御メモリＨｌＭｌ６、それぞれ
のデータをラツチするフォントデータレジスタＦＤＲ７
、水平制御データレジスタＨＤＲ８と、文字の水平方向
の修飾をする水平変換アルゴリズム回路１１と各レジス
タに対応してそのデータの内容が有効かどうかを示す有
効ビツトを持つ。

（６）−２実施例の動作本実施例では、同時並行処理が
行なわれているのは、頁バツフア１２のアクセスと垂直
制御メモｌ月３のアクセスとそのデータとラスタインデ
ツクスレジスタ１４とによる垂直変換アルゴリズム回路
６の実行とフオントメモリ１５のアクセスと水平変換制
御メモリ１６のアクセスである。

垂直、水平変換アルゴリズムは各文字データに対して垂
直、水平両方行に制御ビットを持ち縮小の際はビツトの
たつている行あるいは列を除き、また拡大の場合はある
アルゴリズムによりビツトに対応する行あるいは列を重
ねることにより実行される。ラスタインデツクスレジス
タ１４は印字行中の任意の位置に文字を配置することを
可能ならしめるように動作するラスタインデツクスカウ
ンタである。命令実行装置２４は頁バッフア内に１頁以
上の編集が終了すると頁バツフアカウンタ１に印刷する
頁の先頭のアドレスを設定して像形成処理装置２２に起
動をかける。像形成処理装置２２は起動されるとプリン
タからの水平同期信号に同期して動作サイクルが開始さ
れる。第１のサイクルはバツフアリングサイクルであり
像形成処理装置２２を印字可能状態にする。第２のサイ
クルは印字動作サイクルであり水平同期信号によつて開
始されたタイマー値によつて起動される。まず、第１の
バツフアリングサイクルでは第３図に示されるように１
番目のメモリサイクルで頁バツフアカウンタ１のアドレ
スにより頁バツフア１２をアクセスすることにより第１
語を頁バツフアアウトレジスタ２にラッチし有効ビット
Ａｌ７をセツトする。頁バツフア１２から読み出される
語は上位ビットが制御情報、下位のビツトはフオントメ
モリにおけるその文字のフオントが記憶されているエリ
アのアドレスを示している。２番目のメモリサイクルで
は頁バツフアアウトレジスタ２の前記下位のビツトが垂
直制御メモリ１３のアドレスとなり垂直制御メモリ１３
をアクセスすることにより垂直データレジスタ４にラツ
チされると共に頁バツフアアウトレジスタ２の内容もデ
イレイレジスタ３にラツチされ有効ビツトＢｌ８がセツ
トされる。

この時同時に＋１された頁バッフアカウンタ１の値によ
り頁バツフアアウトレジスタ２には第２語がラツチされ
る。垂直制御メモリ１３には第４図に示すような各文字
に固有に設定された垂直制御データがフオントメモリ１
５に記憶されている文字数だけ記憶されている。

垂直制御データとは文字の拡大、縮小のための情報であ
つて、例えば文字フオントが３２ドツト×３２ドツトの
ドツトマトリスクで表わされているとしたときに、この
文字を１．５倍に拡大する。または０．８倍に縮小する
等の操作をするにはどの行を繰り返して印字させるか、
またはどの行を省いて印字するかを指定するためのデー
タである。水平制御データも同様であつて文字フオント
の列について指定するデータである。第３のメモリサイ
クルでは次のことが実行される。第１語の前記上位ビツ
ト即ち制御情報によつてラスタインデクスレジスタ１４
を引く。ラスタインデツクスレジスタ１４には第５図に
示すように１印字行の何番目のラスタから印字が始まり
文字サイズが何ラスタからなるか等の情報が何種類か格
納されている。垂直制御データレジスタ４とラスタイン
デツクスレジスタ１４から選択されたラスタインデツク
ス情報により垂直変換アルゴリズム回路６はフオントメ
モリ１５のアドレスレジスタ５の下位のアドレスを決定
する。またデイレ・ｆレジスタ３の内容がアドレスレジ
スタ５に移される。デイレイレジスタ３からのアドレス
はある一文字のフオントメモリのエリアを示し、垂直変
換アルゴリズム回路６からのアドレスは各文字中の行番
号を指定する。

アドレスレジスタ５にアドレスがセツトされると有効ビ
ツトＣｌ９がセツトされる。第４のメモリサイクルでア
ドレスレジスタ５の値によりそれぞれフオントメモリ１
５、水平変換制御メモリ１６をアクセスして各々フオン
トデータレジスタ７、水平制御データレジスタ８にラツ
チされると共に有効ビットＤ２Ｏがセツトされる。水平
変換制御メモリ１６には第４図で説明したような水平制
御データが各文字対応に記憶されている。アドレスレジ
スタ５の下位には垂直変換アルゴリズム回路６の制御に
よりアドレスをスキツプさせたり、あるいは、前回と同
じアドレスを繰り返して与えたりした値がセツトされる
。以上でバツフアリングサイクルの動作が終了し、フオ
ントデータレジスタ７に第１語があるとき、アドレスレ
ジスタ５には第２語が垂直制御データレジスタ４、デイ
レイレジスタ３には第３語が頁バツフアアウトレジスタ
２には第４語がそれぞれラツチされている。前述の有効
ビツトは第１語がフオントデータレジスタ７に到達した
ことを検出するためのビツトである。次に印字動作サイ
クルが起動されるとバツフアレジスタ９にフオントデー
タレジスタ７と水平制御データレジスタ８の内容が移る
と共に有効ビツトＥ２ｌがセツトされ有効ビツトＤ２Ｏ
がりセツトされる。

有効ビツト２０がりセツトされるとそれによりメモリサ
イクルが開始されフオントデータレジスタ７には第２語
がラツチされると共に有効ビツトＤ２Ｏがセツトされる
。データレジスタ９のデータは水平変換アルゴリズム回
路１１を通して並直変換され走査用のビツト列として送
出されると共に印字動作サイクル中のメモリサイクルの
起動を制御する。水平変換アルゴリズム回路１１はデー
タレジスタ９に格納されている。１行のビツト列のうち
水平制御データレジスタのデータに従つて、任意のビツ
トを重複して、あるいは省いて直列のビツト列に変換し
てプリンタへと送出する。

１印字行がｎ個の文字によつて構成されるとするならば
第ｎ個までプリンタにビツト列を送出することにより、
１印字行の第１行目のドツト列（１ラスタ分）の印字デ
ータが発生されたことになる。

谷文字が３２本のドツト列からなるとすると、第１語か
ら第ｎ語までの上述の動作を３２回繰り返すことにより
１印字行分の印字データが発生される。なお、本実施例
では拡大、縮小に関しての同時並列処理であるが、他の
処理も実行出来ることは明らかである。

以上述べた如き構成であるから本発明にあつては次の如
き効果を得ることが出来る。

各メモリサイクルで同時並列処理をしているので非常に
高速に文字の修飾ができ、かつバツフアリング用のハー
ドウエアが少なくてすむ。

【図面の簡単な説明】

第１図は本実施例の基本構成図、第２図は第１図中の像
形成処理装置に関する詳細プロツク図、第３図は像形成
処理装置でのデータの流れを示すタイムシーケンス図、
第４図は制御データを説明する図、第５図は印字形態を
示す図。 符号の説明、２４・・・・・・命令実行装置、２２・・
・・・・像形成処理装置、１５・・・・・・フオントメ
モリ、１２・・・・・・頁バツフア。

Claims (1)

【特許請求の範囲】
1. １ 頁単位にコードで編集された印刷情報を記憶し順次
   前記コードが読み出される頁バッファと、文字のドット
   パターンを記憶するフォントメモリと、印刷情報の垂直
   方向の修飾情報を記憶する第１制御メモリと、前記頁バ
   ッファから読み出された前記コードに基づいて第１制御
   メモリを読み出し、その情報を用いて前記コードによつ
   て示される前記フォントメモリの領域内の一部を示す下
   位アドレスを発生する垂直修飾手段と、前記垂直修飾手
   段の動作時間だけ遅延して与えられる前記頁バッファか
   ら読み出された前記コードに従つて読み出される印刷情
   報の水平方向の修飾情報を記憶する第２制御メモリと、
   前記遅延して与えられる前記コードと前記下位アドレス
   に従つて前記フオントメモリを読み出し、読み出された
   ドットパターンを第２制御メモリから読み出された修飾
   情報に従つて修飾して出力する水平修飾手段とを具えた
   ことを特徴とするパターン発生装置。