JPS5944652B2 - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5944652B2 JPS5944652B2 JP52151667A JP15166777A JPS5944652B2 JP S5944652 B2 JPS5944652 B2 JP S5944652B2 JP 52151667 A JP52151667 A JP 52151667A JP 15166777 A JP15166777 A JP 15166777A JP S5944652 B2 JPS5944652 B2 JP S5944652B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing unit
- central processing
- queue memory
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明はデータをキャラクタあるいはブロック単位にデ
ータ伝送するデータ処理装置に関する。
ータ伝送するデータ処理装置に関する。
従来、この種のデータ処理装置で取扱うデータは純粋に
データそのものであつた。しかし現在ではデータ処理装
置で取扱うデータは多くの意味あるデータ（例えはコマ
ンド等に利用する）に変わりつつある。この様な場合に
おいて中央処理装置がデータ処理装置の送出先キューメ
モリの状態を関知せずゼータを順次送り出すことは途中
でキュービジーになる可能性があり好ましくない。例え
ば、ある時間に数ワードのデータがそろつて意味のある
データとして確立する場合、途中でキュービジーになる
と再度数ワードのデータを送りなおすという中央処理装
置の処理部すなわち制御部に９過負荷が生じていた。本
発明の目的はこのようなデータの送りなおしのために中
央処理装置にかかるソフトおよびハード的な過負荷を除
去可能なデータ処理装置を提供することにある。
データそのものであつた。しかし現在ではデータ処理装
置で取扱うデータは多くの意味あるデータ（例えはコマ
ンド等に利用する）に変わりつつある。この様な場合に
おいて中央処理装置がデータ処理装置の送出先キューメ
モリの状態を関知せずゼータを順次送り出すことは途中
でキュービジーになる可能性があり好ましくない。例え
ば、ある時間に数ワードのデータがそろつて意味のある
データとして確立する場合、途中でキュービジーになる
と再度数ワードのデータを送りなおすという中央処理装
置の処理部すなわち制御部に９過負荷が生じていた。本
発明の目的はこのようなデータの送りなおしのために中
央処理装置にかかるソフトおよびハード的な過負荷を除
去可能なデータ処理装置を提供することにある。
５ 本発明は中央処理装置の処理部（制御部）からの特
定の入出力アドレスによる指令を受信することにより、
キューメモリの宝島り状態を問合せる信号を発し、該問
合せ信号に対して該キューメモ−りの宝島り状態を示す
応答信号を上記中央処理装０ 置に合つた状態・情報と
して該中央処理装置に報告し該報告後に該中央処理装置
にデータを送出させることを可能とするデータ処理装置
である。
定の入出力アドレスによる指令を受信することにより、
キューメモリの宝島り状態を問合せる信号を発し、該問
合せ信号に対して該キューメモ−りの宝島り状態を示す
応答信号を上記中央処理装０ 置に合つた状態・情報と
して該中央処理装置に報告し該報告後に該中央処理装置
にデータを送出させることを可能とするデータ処理装置
である。
次に本発明の実施例について図面を参照して説明する。
５ 第１図に於いて、中央処理装置１は制御部１ａで構
成され、バス２を介して本発明の一実施例であるデータ
処理装置３に接続される。
５ 第１図に於いて、中央処理装置１は制御部１ａで構
成され、バス２を介して本発明の一実施例であるデータ
処理装置３に接続される。
ゼータ処理装置３はバッファレジスタ４ａを有するデー
タ処理部４とキューメモリ５ａを有するデータ処理部０
５とにより構成される。詳しくはデータ処理部４は制御
部１ａからの入出力アドレスやデータを受信して判断分
配する信号送受信号配剤４ｃと、制御部１ａからのデー
タを保持するバッファレジスタ４ａと、制御部１ａから
の入出力アドレスが特５ 定入出力アドレスである時の
みバッファレジスタ４ａのデータをキューメモリ５ａに
送出できるか否かの問合せ信号を送出するとともに該問
合せ信号に対する応答信号を中央処理装置１に合つた状
態情報例えば中央処理装置１が識別できる状態コードに
変更して中央処理装置制御部１ａに報告する問合せ回路
４ｂとで構成される。またデータ処理部５はバツフアレ
ジスタ４ａの出力データを入力データとして読込むＩＣ
メモリ等で構成されたキユーメモリ５ａと、上記特定人
出力アドレスに応じた問合せ信号に対してキユーメモリ
５ａの空塞り状態を判定し該空塞り状態を示す状態情報
を上記応答信号として送出するカウンタ等で構成された
キユーメモリ空塞り検出回路５ｂとで構成される。キユ
ーメモリ５ａは自己の空塞り状態を常時キユーメモリ空
塞り検出回路５ｂに送出している。第２図は制御部１ａ
から送出される８ビツト構成の入出力アドレスであり、
上位２ビツト（ビツト位置７，６）からなるａはデータ
処理装置３のデータ処理部４を指定するためのものであ
る。
タ処理部４とキューメモリ５ａを有するデータ処理部０
５とにより構成される。詳しくはデータ処理部４は制御
部１ａからの入出力アドレスやデータを受信して判断分
配する信号送受信号配剤４ｃと、制御部１ａからのデー
タを保持するバッファレジスタ４ａと、制御部１ａから
の入出力アドレスが特５ 定入出力アドレスである時の
みバッファレジスタ４ａのデータをキューメモリ５ａに
送出できるか否かの問合せ信号を送出するとともに該問
合せ信号に対する応答信号を中央処理装置１に合つた状
態情報例えば中央処理装置１が識別できる状態コードに
変更して中央処理装置制御部１ａに報告する問合せ回路
４ｂとで構成される。またデータ処理部５はバツフアレ
ジスタ４ａの出力データを入力データとして読込むＩＣ
メモリ等で構成されたキユーメモリ５ａと、上記特定人
出力アドレスに応じた問合せ信号に対してキユーメモリ
５ａの空塞り状態を判定し該空塞り状態を示す状態情報
を上記応答信号として送出するカウンタ等で構成された
キユーメモリ空塞り検出回路５ｂとで構成される。キユ
ーメモリ５ａは自己の空塞り状態を常時キユーメモリ空
塞り検出回路５ｂに送出している。第２図は制御部１ａ
から送出される８ビツト構成の入出力アドレスであり、
上位２ビツト（ビツト位置７，６）からなるａはデータ
処理装置３のデータ処理部４を指定するためのものであ
る。
又、下位６ビツト（ビツト位置５〜０）からなるｂは特
定入出力アドレスあるいはデータ処理部５を指定するた
めのものである。このような構成の本発明に係るデータ
処理装置においては、制御部１ａにより指示された入出
力アドレスがバス２を介してデータ処理部４に送られる
。
定入出力アドレスあるいはデータ処理部５を指定するた
めのものである。このような構成の本発明に係るデータ
処理装置においては、制御部１ａにより指示された入出
力アドレスがバス２を介してデータ処理部４に送られる
。
データ処理部４は入出力アドレスの上位２ビツトを判断
し、自分への取込みである場合人出力アドレスの下位６
ビツトを判断し、特定入出力アドレスの場合は問合せ回
路４ｂを駆勅してキユーメモリ空塞り検出回路５ｂに問
合せの信号を送出し、キユーメモリ空塞り検出回路５ｂ
からの応答信号を問合せ回路４ｂへ送出させてバツフア
レジスタ４ａのデータをキユーメモリ５ａに送出するか
どうか決定し、かつキユーメモリ５ａの空塞り状態を中
央処理装置制御部１ａに報告する。中央処理装置制御部
１ａはキユーメモリ５ａが空状態であるという報告を受
けた場合のみデータをデータ処理装置３に送出する。特
定入出力アドレス以外の場合データ処理部４は問合せ信
号を出すことなく無条件にキユーメモリ５ａへのバツフ
アレジスタ４ａのデータの送出を可能とする。したがつ
てこのような構成に係るデータ処理装置によれば、第２
図の入出力アドレスの下位６ビツトで特定入出力アドレ
スを指定された場合のみ問合せ回路４ｂを駆動してデー
タ処理部５のキユーメモリの空塞りを判断することが出
来る。なお、上記実施例においては特定入出力アドレス
を用意して行つているが、特定のコマンドで行うことも
当然可能である。以上説明したように本発明によれば、
キユーメモリの空塞り状態を中央処理装置に報告した後
に該中央処理装置にデータを送出させることを可能とす
るので、従来、データの送りなおしのために中央処理装
置にかかつていたソフトおよびハード的な過負荷が除去
可能となる。
し、自分への取込みである場合人出力アドレスの下位６
ビツトを判断し、特定入出力アドレスの場合は問合せ回
路４ｂを駆勅してキユーメモリ空塞り検出回路５ｂに問
合せの信号を送出し、キユーメモリ空塞り検出回路５ｂ
からの応答信号を問合せ回路４ｂへ送出させてバツフア
レジスタ４ａのデータをキユーメモリ５ａに送出するか
どうか決定し、かつキユーメモリ５ａの空塞り状態を中
央処理装置制御部１ａに報告する。中央処理装置制御部
１ａはキユーメモリ５ａが空状態であるという報告を受
けた場合のみデータをデータ処理装置３に送出する。特
定入出力アドレス以外の場合データ処理部４は問合せ信
号を出すことなく無条件にキユーメモリ５ａへのバツフ
アレジスタ４ａのデータの送出を可能とする。したがつ
てこのような構成に係るデータ処理装置によれば、第２
図の入出力アドレスの下位６ビツトで特定入出力アドレ
スを指定された場合のみ問合せ回路４ｂを駆動してデー
タ処理部５のキユーメモリの空塞りを判断することが出
来る。なお、上記実施例においては特定入出力アドレス
を用意して行つているが、特定のコマンドで行うことも
当然可能である。以上説明したように本発明によれば、
キユーメモリの空塞り状態を中央処理装置に報告した後
に該中央処理装置にデータを送出させることを可能とす
るので、従来、データの送りなおしのために中央処理装
置にかかつていたソフトおよびハード的な過負荷が除去
可能となる。
また、本発明によれば、中央処理装置の処理部の処理状
態に応じデータの送出形態を変更出来るので該処理部の
実行処理に合つた処理要求が可能である。
態に応じデータの送出形態を変更出来るので該処理部の
実行処理に合つた処理要求が可能である。
第１図は本発明に係るデータ処理装置の一実施例を中央
処理装置およびバスとともに示したブカツク図である。 第２図は本発明に係るデータ処理装置が中央処理装置か
ら受信する制御用データフオーマツトの一例を示した図
である。１・・・・・・中央処理装置、１ａ・・・・・
・制御部、２・・・・・・バス、３・・・・・・データ
処理装置、４・・・・・・データ処理部、４ａ・・・・
・・バツフアレジスタ、４ｂ・・・・・・問合せ回路、
４ｃ・・・・・・信号送受信号分配回路、５・・・・・
・データ処理部、５ａ・・・・・・キユーメモリ、５ｂ
・・・・・・キユーメモリ空塞り検出回路。
処理装置およびバスとともに示したブカツク図である。 第２図は本発明に係るデータ処理装置が中央処理装置か
ら受信する制御用データフオーマツトの一例を示した図
である。１・・・・・・中央処理装置、１ａ・・・・・
・制御部、２・・・・・・バス、３・・・・・・データ
処理装置、４・・・・・・データ処理部、４ａ・・・・
・・バツフアレジスタ、４ｂ・・・・・・問合せ回路、
４ｃ・・・・・・信号送受信号分配回路、５・・・・・
・データ処理部、５ａ・・・・・・キユーメモリ、５ｂ
・・・・・・キユーメモリ空塞り検出回路。
Claims (1)
- １ 中央処理装置より受信したデータを保持するバッフ
ァレジスタと、該バッファレジスタの出力データを入力
データとして読込むキューメモリとを有するデータ処理
装置において、上記中央処理装置より受信した入出力ア
ドレスが特定入出力アドレスである時のみ上記バッファ
レジスタのデータを上記キューメモリに送出できるか否
かの間合せ信号を送出するとともに該間合せ信号に対す
る応答信号を上記中央処理装置に合つた状態情報に変更
して該中央処理装置に報告する回路と、上記特定入出力
アドレスに応じた間合せ信号に対して上記キューメモリ
の空塞り状態を判定し該空塞り状態を示す状態情報を上
記応答信号として送出する回路を設け、上記キューメモ
リの空塞り状態を上記中央処理処理装置に報告した後に
該中央処理装置に上記データを送出させることを可能と
するデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52151667A JPS5944652B2 (ja) | 1977-12-19 | 1977-12-19 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52151667A JPS5944652B2 (ja) | 1977-12-19 | 1977-12-19 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5484441A JPS5484441A (en) | 1979-07-05 |
| JPS5944652B2 true JPS5944652B2 (ja) | 1984-10-31 |
Family
ID=15523591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52151667A Expired JPS5944652B2 (ja) | 1977-12-19 | 1977-12-19 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944652B2 (ja) |
-
1977
- 1977-12-19 JP JP52151667A patent/JPS5944652B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5484441A (en) | 1979-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6223328B2 (ja) | ||
| JPS5944652B2 (ja) | デ−タ処理装置 | |
| JPS586636A (ja) | 遠方監視制御装置のデ−タ伝送方式 | |
| JPS60157354A (ja) | 通信制御装置 | |
| JPS6051751B2 (ja) | 通信制御装置 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS6198050A (ja) | 受信デ−タ転送方式 | |
| JP2681273B2 (ja) | 再送表示設定制御装置 | |
| JPS61101898A (ja) | 自火報システムのデ−タ伝送方式 | |
| JP2573332B2 (ja) | データ転送制御方法 | |
| JPS5819061A (ja) | 制御信号デ−タ拡張法 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JPH0431454B2 (ja) | ||
| JPH03840B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| JPH0554316B2 (ja) | ||
| JP2522299B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH01276940A (ja) | データ転送制御装置 | |
| JPH06180641A (ja) | データ収集装置 | |
| JPH0576821B2 (ja) | ||
| JPS63164548A (ja) | 伝送装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH04314157A (ja) | 通信装置 | |
| JPH038617B2 (ja) | ||
| JPS6277666A (ja) | バツフア回路 |