JPS5943483A - 回路パタ−ン検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 不発＋ｐＪは、基板上に形成された回路パターンの欠陥
を自動的に検出する回１１’６パターン瑛出装置に関す
るものである。

従来技術 シ■司シ長　相ｋ　Ｊ曽　自己　醒４　基板、　　セ　
ラ　　ミ　　ノ　り　ｆシ　ノ輌　自己　形Ａ基　４反
なとのエツチンクバクーン、印刷パターンは徐々に微細
化されており、今日ではその格子ピッチが使米の２５４
朋から１．９０５　ａｍ　ヘ、更に１．２７＋ｕ＋へと
倣硅１化が進められて石り、特にセラミック基敬の場合
には約０．５ｍｍにまで微細化力）辿付している。

一方基７仮の寸法に関してはこれに恰載される′ｔｔ子
部品の増加と共に増加し一〇いる。

このようζこ基板の高密度化、大型化が進行すると、回
ｉｌ☆パターンを′吊に欠陥なく形成することは極めて
困難であり、このため回路パターンの欠陥の巾無を検査
する工程は脱晶の晶質向上を図るために主座ライン上で
心尖のものとされでいる。

従来においては、配線基板上に形成された１負り各パタ
ーンの内の検出は、対象となるパターンかｉＲｆｆ１４
Ｍであり上Ｖつその謁が微少であるので、目仇謄査１こ
よりイＳなわれており、また回路バター―ノｉこ断勝、
九１７飴なとの重大な欠陥かあるθΔ否かの１東出ζま
専；　；＋＋Ｔｌ恢子宅にて９丁なわれていノこ。

とこりか、上記目視倹食が行なわれる場合には、侠査者
の疲労により友ボした陳宜梢裏をｌｒ＃持することか不
＋ｊＪ’　＋止でめり、また俵雑で倣糾な回路バク−ン
を覗祭しなけれはならないので侠−１１者の＋〆１刊’
　ｒｌ”Ｊ　、内不的疲労か大さいという四組か１丁）
つた。

、ｔた上記４ＪＩ↓１瑛査では回路パターンの倣少な欠
陥をズｐｙ出するこみか小川Ｔ４ｅで、更に、セラミッ
クス゛≦板に碑、内ベース１−の厚膜印Ｊｌｉすか施さ
れるセラミック記法端板においては、焼結前には検ｆｒ
を何んす、イ疋ってこのような検査は促Ｘ省略されるこ
ｔｕ　’Ｉ））ｉ’りす、このためこのとき回五；６パ
ターン１こり［巌、稚絆’＋７１どの事大なり（陥か生
じ−Ｃいると１流の工程に欠陥品を投入してし、まう吉
いう問題があった。

そこで、このような検イＩｆζこは回路パター　ン検査
装置が用いられてその自動化が進められている。

この棟の装置には、検査の対象となる回路パターンから
その欠陥部分を特徴抽出するものと、検査の対象となる
回路パターンと他の回路パターンとを比較するものとが
あり、後者の装置６ζこは、検査の対象となる回路パタ
ーンと」−４品の回路パターンとを比較するもの、検査
の対米となる回路パターンを相互に比較するもの、ぞし
て設計データから生成した回路パターンと検査の対象と
なる回路パターンとを比較するものがあった。

しかしながら、上記前者の装置には、十分な検査硝ｔｉ
を得ることができないという問題があった。

また、上記後者の装置であって良品パターンと比較する
ものには良品パターンの＃、ｉｌｊ持ＴＩＪ’　Ｊ８！
に多大な労力を委するという問題があり、そして検査の
対象となる回路パターンを相互に比較すく）ものには前
工程例えばマスク工程に欠陥がある場合にはこれを検出
できないという問題があり、更にこイ１らには、微細な
欠陥を検出できるほど回路パターン相ｊ１間の位置合せ
を広範囲に且つ正確にイ１な・うことが困難であるとい
う問題があった。

そして、−１−記後者の装置であつ°Ｃ設計データから
生成した回路パター　ンと比較するものには、以上の従
来の問題を解消できる特長はあるが、全構根面に渡って
回路パターンを記憶するメモリか・ｌ／−安で、Ｉ・）
す、仏−ってそのメモリの容量が増大するよ共ｌこ周辺
回路も覆髄となり、装置が高価となるといつ欠点があっ
た。

発明の目的 不発明は−ｋＷ己疵米の課題ζこ鑑みて為されたもので
あり、ぞの１］的は、回路パターンの欠陥検出を確′火
にイーｉ４ｖえる回１烙パターン検出に直を女１曲（こ
提１其す＾こと（こめる。

上記目的を達成するために、本発明は、基板の基準回路
パターンと基板上に形成され回路パターンとの比較によ
り回路パターンを検査する回路パターン検査装置におい
て、メモリζご各小区画についてのａｉｍの索パターン
か予め記ｔハされ、該メモリからも小区画ごとにｐｈ定
の索パタ・−ンか選択して読み出されて基準パターンか
形成されるこ（！：（こより、メモリ（こ６己１フ昂：
される１′−タ量を減少させて高性能７．Ｃ装置ｔを役
画に（１′ら成できるよう１こしたごとを特徴、ｌ：す
る。

発明の実施例 第１図くこおいて、試料台ｌＯ上０こは検査の対象とな
る基板１２がセントされており、該試別番１０は匍ｊ御
装置１４から出力された！ｔｊ制御１占−弓１０（目こ
で移動ｔｔｊｌＪ御されている。

そして、制併装置１４から出力された格子アドレス僧′
号１０２は記憶装置１６内の変換衣メ−Ｆ＝１，１１８
に供給されでいる。この変涜表メモＩＪ　１８１Ｊ、　
−ｆ−め基板Ｊ２の各格子に対応して、谷格子がどのべ
！１１傾の素パターンかを示す棹別データ１０４とその
素パ゛ターンに回転あるいは反転などの変換を加えるか
否かを示ず変挨指下データ１０６とを表の形で記憶して
ｊ５す、格子アドレス信号１０２に応じて種別ｊ−−タ
１０４、変換指示データ１０６を選択してぞれらを素パ
ターンメモリ２０、変換制御２２へぞれぞ゛れ出力でき
る。

［−、、、Ｎ［、、＋素パターンメモリ２０内には核種
類の素パターン１０８が予め記憶されており、素パター
ンメモリ２２に穂刈データ１０４が供給されると、その
神別−ゲータ１０４に対応する素パターン１０８が、％
ｄ択して′倉・侠制伍回路２２へ読み出される。

そし７゛Ｃ１変換ＩＭ（１側１回路２２は変換指示デー
タ１０６ｊこ応じで素パターン１０６に回転あるいは反
転などの変換を厘ｊしてこれを比較判冗器２４に出力す
る。

一方、照明装置２６からレンズ２８、偏向板３０、しノ
ンズ３２を介して基板１２上に照明光が掬えられ−こお
り、その反射光はレンズ３２、偏向板３０．し゛、バズ
３２を介して撮像装置：３４に与えられている。

この撮像装置３４の１．１ＪｌＩ像信号１１０は前記比
較判定器２４に供給されており、比較判定器２４は制御
装置１４から供給されたクイミン／／１−号１１２に同
期して素パターン１（）８と画像信号１１０と比較する
。

本発明の好適な実施例は１゛Ｊ、土の構成から成り、以
下その作用を祝明する。

本発明では、基板１２の基準となる清準回路ノぐターン
をぞの配線情報などの設計データから生成し、その生成
に際して、その承県回路ノ寸ターンが小区画に区分され
、本実施列では１．これら竹串区画は第２図に示される
よつに格子３００の格子点２００にて囲まれた領域４０
０とされている。

なお、格子３００、格子点２００は１１体的なものでは
なく概念的なものである。

そして、格子点２００の位首（ごは上ドの層と導通をイ
？＋るスルーホールに接続されたランド３８か形成され
てコ、５つ、また、ランド：）８にはライン４０か接続
されＣおり、これらう゛／ド３８　、４２で回路パター
ンが形成されている。

ここで、上述のように回路パターンをホスｕｈｉ（領域
４００）ｉこ分割すると、回路パターンの形成、５法（
こけ規則件が認められ、従って回路パターンにはあるｌ
時機が確ａ１８できる。即ち、格子点２００の近傍ある
いは格子点２００で囲まれた領域４００に限定すると、
ぞの小区画での回路パターンの４ｔ（Ｘ５．、ｌＪは１
奴られた絨となることが理解される。

このよう４ｆ小区画の回路パターンの−ｒ−夕を素パタ
ーン１０８とすれは、伏雑な配線か商密度にて行／Ｘわ
れる基板１２上に形成された回路パターンでも少ない種
類の素パターンで表現することか０１曲であり、１ｉｆ
Ｊ記素パターンメモリ２２はこのような叔ａｔ類の素パ
ターンが予め格納されていと）。

そして、４３２図から理解されるように、ここでは、’
９負域、４　（１０Ａのようにライン４０がランド３８
に接続さイＬる場合、領域４００　）３のよう（こライ
ン４０が］１す（遇する出仕、ぞして頭載４００Ｃのよ
う１こラインの４こい１烏合に素パターン１０８を１辰
定するこ乏が−（き、また、これらの回転とミラー反転
とを考１、限寸イ′７−は、こイー１．ら３や市ｔｌｌ
の素パターン′１０８１こて全ての領域４００を表ぜる
ことか理解できる。ぞこで、本実施例ではこれら３４ψ
類の素パターン１０８のみが素パターンメモリ２０内に
予ｙ）記・勝されている。そして、これら素パターン１
０８の変換は変換制御回路２２にて行４ｆわれる。

また、素パターン１０８の選択は種別データ１０４にて
、またその変換は変換指示チー−夕１０６（こてそれぞ
れ竹なわれ、その指示は格子アドレス信号１０２により
行なわれるので、ｔｌｉｌｌ　ｆａｌｌ装置１４は格子
アドレス伯刀１０２にてＯＬ憶装置１６に索パターン１
０８を選択させると共にそれを変＃　ｔｌｉｌｌ供させ
て比を代判定器２４へ出力させることができる。

以上のようにしである鎖酸４００の素パターン１０８を
出力させると共に試料台ｌＯを移動制御して、制御装置
１４は基板１２上に形成さイ′ムた回路パターンのうち
当該領域の４を撮像装置θ３４に結１すさせる。これに
より撮塚装餉：３４の画１す信号１１０は当該領域＝４
００のパターンを４・シ、比帖゛判定器２４はこの１Ｉ
ｔＪｉ像１言号１１０とＨＬ〕憶装置１６がら惧絽され
た素パターン１０８とをタイミンク伝−号１１２に同ル
１して比較する。

以ド順次同４）１の比１咬が行なわれて回路バタ・−ン
全体について欠陥が生じていないと判定された場合には
、その基板１２の回路パターンは良品、として取扱われ
、その途中において欠陥が検出された場合には不良品と
して別の工程で修正が行なわれる。

以上説明したようζこ、不実施例によれば、ｄ己１意装
置４１６内に記憶される索パターン１０８が３棟類と極
めて少なく、使って記憶装置１６に格納するデータの叶
を極めて小さくすることができる。

また、検査を小区画領域４００を単位として繰返して行
うので、装置を１粕略化することができ、従ってその１
曲格も低減することが可能である。

更に、竹串区画領域４００における回路パターンが少数
の素パターン１０８にて表現できるので全回路パターン
を表す検査データを設計データより直接生成することが
容易である。

シ栢明の効果 以上１況明したよ−）に、本発明ζこよれば、基板の基
準パターンを一つのものとして記憶すイ）従来の場合に
比べると、少数の素パターンを予めメモリに格納してお
けはよいので、メモリに６己憶されるデータの量を減少
させることができ、従い装置の簡略化を図るととも？こ
そのコストを低減できる。

また、＋ｉｉＪ述の様ζこ検査に用いられる基準パター
ンの情報を設計データから直接作成するこＬがｉ］能で
、メモリへの１−き込み作業（こ安Ａ−る労力及び時間
を大幅に節減できる。

【図面の簡単な説明】

第１図は本発明に係る装置の好適な実施例の全体図、第
２図は基準回路パターンのモデル図である。

Claims (1)

1. 【特許請求の範囲】 （１１基準回路パターンと基板上に形成され回路パター
   ンとの比載により回路パターンを検査する回路パターン
   快食装置において、メモリ（こ竹串１７画（ζついての
   種類の素パターンが予め、１已憶され、該メモリから各
   小区画ごとに所定の累パターンか選択して軌み出さ、４
   −ｒ、て基準パターンか形成されるこＬを特徴とする回
   路パターン俣査装ｂｔ０ （２）　　Ｑ￥許６１°１」〈の小へ間第１Ｊ貝記載の
   装置煮において、前記竹串区＋＋、ｉＩ＋は牽機上の格
   子点にて囲まれた鎖酸に対応することを特徴とする回路
   パターン瑛査装置１′４゜ （３）　　’Ｉ’５′：’ｆ　＋請求の１１ｉ１２囲ｈ
   ｓ　１　ｓ＊または第２項記載の製油に、１δいて、ｒ
   ｉｏｔ記メモリカ）ら仇み出された各素パターンと該索
   パターンに対比、する小区画内の１１」］路バｙ−ンと
   かｌｌｌＩｊ次比！炊されることを特徴とする回路パタ
   ーン検査装置ば。