JPS5943442A - デイジタル乗算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号処理回路のハードウェア化の
実現において重要な役割を果たすディジクル乗算器に関
するものである。

従来例の構成とその問題点 ディジタルデータ同志の乗算を行なうディジクル乗算器
については、従来よシ数多くの方式が提案されてきてお
シ、それらを大別すると、並列乗算器、直列乗算’／、
；：、　　ＲＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒ
ｙ　）乗算器が知られている。

各々の乗算に、ｙはハードウェア量゛、演算符号形式。

演ｑ：速度、演′＃′精度等においてそれぞれ特徴をイ
Ｊしており、それぞれ−艮一短がある。並列乗算器でＣ
１演算１１ｉ度、速度においてはすぐれているが、ハー
ドウェア量が多い。直列乗算器はハードウェア量は少な
いが、演算形式、速度の点で制限を受ける。ＲＯＭ乗算
器は演算速度の点では比較的すぐれているが、高精度要
求の場合ｉＲＯＭ容量、即ちバー１−゛ウェア量が増す
。また、ディジタ）４算器では人力Ａ、　　Ｂ、出力Ｇ
Ｋ苅してＡＸＢ二Ｇという演狼４をイイなうが、この人
出勾のデータ形式も神々穴なっている。つまりＲＯＭ東
算乗算器任ｒ１、に構成出来るが、並列乗算器では人力
Ａ、　　Ｂ、出力Ｃ，！−１、に］（列であり、直列乗
算器では人力Ａ。

Ｂのうち１方は並列、他力は直ケ１であり、そして出）
Ｊは重列と４二る。そのため、乗算器を菖゛む回路を構
成する場合、その仕様に応じて乗算器を種々選択せねば
ならない。したがって今、回１洛系全体かｓ１トゲ１１
処即されている場合、用いる乗鍵器と１−１ては並列型
となるが、並列型はハードウェアか？・いだめ、価格的
にも高く、高速性を必要としない用途には不向きとなる
という問題があった。

発明の目的 ＋発明の１７１的は、直列乗算器と同等の演算速度で、
かつ並列乗算器に比較して少ないノ・−ドウエアｊ１１
て（ニア１′７成−しることができるう゛イシタル乗ν
器を提供することにある、３ 発明の構成 本発明のディジタル乗算器は、一方の人力としての並列
デ、イシタル入力データの１Ｅ負を反転して２のべき乗
数を乗する符号反転兼じ、ノトンーノト回路丁段と、こ
のｎ号反転兼ビｙｌ・シフ１−回路手桟′の出力を１１
、ｌｉ分割多屯−ずろマルチプレクス手段と、このマル
チプレクスｌ−，ｉｊ路手段の出）−）を他方の人力と
し、ての直列テ、１シタル人力ｊ゛−タ又は変換さノ′
シた直列ティシメルデータにより通常又は停止の制御を
イ“ｔなう（ゾ１外回路手段と、−１１加算器およびＤ
型プリソプノ「１ノフ１より成るアキコム１／−フ回路
７Ｆ一段と、最終の東晩結果を抜き出すＤ型フリソブフ
ー１−ノフ゛ｌｕｌ　路ヲ（Ｓ　＊−、−１Ｍｅテ゛イ
シタル人力データ同志を（ｈ１］御りＶ１ツクに同期し
て乗算を行ない、５１１２列のディンタル′乗算結果を
出力するように構成したものである。かう・る構成によ
れは、並列東ｒＪＸ器と直列乗算器の’Ｆ’ｊ　ｆ’ａ
を合ゼもつことができ、演現速度は直列乗諒器と同等で
、ハードウェア量は並列東−算器に比較しで少ない利点
をイ）し７ており、特に高速性は要求されない並列処即
のためのに好酸ａである１、 実施例の説明 第１図は本発明のディンタル乗算器の一実施例を示す１
、第１図において、１は乗算器本体、２゜３は並列人力
Ａ、　　Ｂの入力端であり、それら並列人力Ａ、　　Ｂ
は各々鶏、ｎピントの稍り長ヶ持つ。

４は並列出力Ｃの出力端であり、その出力Ｃの符号長は
（ｍ＋ｎ−１）ビットとなる。ここで、−ニー記乗算器
本体１の構成法は入出力の符号形式により名」異なるが
、例として２の補数形式を考え、振幅を１×１≦１で正
規化する。この時入出力Ａ。

Ｂ、　　Ｃは次のように表される。

従って、出力Ｃは次のようになる。

Ｃ；二ＡｘＢ 二進数において、各成分ａ工＋　　ｂｊ　Ｉ　　Ｃｋ　
は０−または１であり、才た２のべき乗の乗算はビン１
−シフトにより容易に行なえる。従って、式（４）より
明らかなように、乗数人に２のべき乗数を乗じ、被乗数
Ｂの成分ｂｊが１の項のみを加算してゆくことにより、
乗算は実行出来る。第２図は乗算器本体１の具体構成を
示し、第３図はその動作タイミングチャー１−を示す。

第２図において、乗数として−の並列データ人は入力端
５より第３Ｎａに示す動作タイミングで入り、被乗数と
して並列データＢは入力端８より同様に入る。但し、第
３図ａは並列入力データＡのうち時定の１ピノ１−のみ
を示している。入力人は符号反転およびピッｌ−シフト
回路手段６により各々所定の演算を受け、次にマルヂブ
レクス回路手段了により第３図すに示すデータ形式に時
分割多重される。この時、データは（ｍ　＋ｎ−＊　）
ピッｌ−になる。

−・方、入力端８から入った被乗数Ｂは並列−直列変換
回路手段９により、時分割多重データと同Ｊυ」した第
３図Ｃに示すデータ形式に変換される。

１０ｉマルチプレクス手段Ｔの出力信−号を、それと同
期しノこ並列−直列変換回路９の出力の成分す。

か１の場合のみ通過させる切替回路手段であり、ＡＮＤ
回路によって構成される。すなわち、第３図において、
並列−直列交換回路９の出力Ｃのす。

の（９！、４か１であれば、それに同期しまた時分割多
重データｂの信号を通過させ、０であれはストップさな
う。１１は全加算器、１２は中位荘延器としてのＤ型フ
リップフロップであり、これら全加算器１１とＤ型フリ
ップフロップ１２によりアキュムレータ回路手段を構成
し、切替回路手段１０の出力の多重データを順次累積し
てゆく。すなわち、ｂｏ　（−Ａ　）＋　、Ｘ、　ｂｊ
　（２−］　Ａ　）の演算を行なう。Ｄ型フリノプフト
１ツブ１２の動作クロックを第〜３図ｄに示す。また、
１回の乗算が終り、次の乗算を行なう場合にはアキュム
レータ回路手段に累積されたデータを消さねばならず、
そのだめのＤ型フリップフロップへのりセラ１−信−号
を第３図ｅに示す。１３は最終乗算結果を抜き出すだめ
のＤ型フリップフロップであり、その動作クロックを第
３１３ｆに示す。そして１４が出力端である。

なお、符号反転回路手段らにおいて、２の補数形式で（
−１）の乗算を行なう場合、全データを反転させている
が、これでは真の値より１　ＬＳＢだけ少ない結果とな
るのて、この補正をす。が１の場合のみアキュムレーシ
ョンの最初のスデノプにおいて全加算器１１の下位から
の桁」二げ入力Ｚを用いて行なう。

寸だ、被乗数人力Ｂが最初から第３図Ｃに示す直列ディ
ジタルデータのタイミンクで来ておれば並列−直列交換
回路っけ不要であり、この場合は直列並列人力、並列出
ノＪの乗算器としても使える。

また、ｍ二ｎの場合すなわち両入力デークの語掛が等し
い場合、構成は唯一に決まるが、ｍ　／ｎの場合、構成
は２通シ考えられる。この場合、語畏の良い方を入力人
に設定した方が演算速度的には有利である。。

丑だ、データ符号形式として２の補数形式で行なったが
、他の符号形式、例えば、振幅極性表示でも第２図と同
様の１７η成で実現可能である。

発明の効果 以上、詳述したように本発明によれば、一方の人力と１
〜での並列ディジタル入力データの正負を反転して２の
べき乗数を乗する符号反転兼ビソトンフ１−回路手段の
出力をマルチプレクス回路手段にて時分割多重１−１こ
のマルチプレクス回路手段の出力を切替回路手段にて他
方の入力としての直列ディジタル入力データ又は変換さ
れた直列ディジタルデータにより通過または停止制御し
、アキュｊ・レータ回路１段に通すように構成し７だの
で、比較的に少ないハードウェア量で構成でき、直列乗
算器と同等の演算速度を有する利点かある。捷／１１、
回路構成が簡単であるだめにＩＣ化しやすい１′：１１
点がある。

【図面の簡単な説明】

第１図は本発明のディジタル乗算器の一実施例を示すブ
ロック図、第２図は同乗算器の具体回路構成図、第３図
はその動作タイミングチャートである。 ６・・・・・・符号反転兼ピッ１−シフ１−回路、７・
・・・・・マルチプレクス回路、９・・・・・・並列−
直列変換回路、１０・・・・・・切替回路、１１・・・
・・今加Ｘ器、１２．１３・・・・・・Ｄ型フリップフ
ロップ。

Claims (1)

【特許請求の範囲】
1. 一方の入力としての並列ディジタル入力データの正負を
   反転して２のべき乗数を乗する符号反転兼ピントシフト
   回路手段と、この符−号反転兼ビツｌ−シソ１−回路手
   段の出力を時分割多重するマ／レチプレクス回路手段と
   、このマルチプレクヌ回路１段の出力を他方の人力とし
   ての直列ディンタル入力データ又は変換された直列ディ
   ジクルデータにより通過−４、たけ停止の制御を行なう
   切替間（ｌ′８手段と、全加算器およびＤ型フリップフ
   ロップより成るアキコムレータ回路手段と、最終の乗算
   結果を抜き出すＤ型フリップフロップ回路とを備え、手
   記ディジタル人力データ同志を制御り！スックに同期し
   て乗算を行ない、並列のディジタル乗算結果を出力する
   ように構成したことを特徴とするディジ２タ　ル乗算器
   。