JPS5943430A - プログラム可能な停止符号の検出用システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（発明の背景） この発明は、メモリー＼の直接アクセス回路を利用して
いるプロセサ構成にオ６けるマイクロプロセサのメモリ
と周辺機器間のデータ伝達中にプログラムに組める停止
符号を検出するブこめのシスチン・に関すイ）。、 この発明は、マイクロ１０セサ、周辺機器およびマイク
ロ１０セサのメモリー＼の直接アクセス回路を組み込ん
でいるプロセサ構成におけるデータ交換の管理に関する
。 マイクロプロセサのメモリへの直接アクセス回路はプロ
セサ構成中で広く使用さＪｌでいることが知られている
。この回路によりマイクロプロセサのメモリとその周辺
機器間のデータ交換を、１、り容易に管理イることか可
能であ４）。庄プこ、この回路によってデータ交換の速
度を増加１パることも可能である３、しかし、既存の直
接アクセス回路ル）るいはＤＡＣはバイトオコ弓に対し
てグログラムを組むことはできても停止符号に対しては
て゛ぎない３、これによってかなりの時間的損失を受け
ろために不利となる。プログラムに組める停止符号の検
出ににってこの欠点を除去することが可能である。デー
タ転送においては、いつでも転送する文字数を予測する
ことが可能であることも知られている３、（７／］・１
−１こ０）データの受信時に問題が起るが、次の相）”
１′：なる；（（中の解法が考案できる６、っまりニー
　　Ｉ）ＡＣの支援によるタイＫを肯１１ｉｊ　Ｌ−な
い；−タイミング（計時）システムによって受信を１７
ｊｉ＋−祝イーる； −　ユ：−りな、糸）るいはン゛ログラノ・に組めない
システムのいずれかてあＺ）停止符号検出システｌ、を
導入する。 し２かし〜、これらの相異なる解法には重大な欠点があ
イ）５−１ 受信かマイクロプロセサによって管理され、直接アニ′
１十ス回路に」こつては管理されない場合には、憤にマ
イクｒ１プ「Ｉセーリ−が数本の伝、連線を同時に慎坤
しなげ赴ばならないならば、データ交換または伝達速度
（４、非常に高いわけではない。、受信がタイミンク・
システムで忠を祝さ」する時には、このタイミング・シ
スチン・は非同期線の速度に依存し、かつ、可変でなげ
ればならない。この解法はデータ伝達かパブロック“モ
ーニドで行なわれろ時にのみ正しく使う、−とができる
。この場合、交換または伝達の終了の検出がこの交換の
真の終了よりもずっと後で行なわれる１、たとえば、３
００ボー（１）ａｕｃｈりの転送速度て゛は、文字伝達
は３３　＋η秒継続する。こうして、タイミング・シス
テムは４０ｍ秒を超える間何も文字を受信しなかったと
いうことを検出するように調節する。、そこで、交換の
終了の検出と有効な終了との間の時間的つれ＆ｉ、　４
０１η秒である。 ユニークな、ｋ、るいはフログラムにＡ（且めないシス
チン・のいずれかである停止符号検出７ス′、７Ｊ−・
を使５ことから成る解法は十分６で満、ｌｉｄのいくも
のζはない。停止４９号を検出Ｊ−る必要がある哨に最
イ、単純プよ手順は−・度だけ固定［−だ単一文字を検
出−１−ることである、３１〜か１〜、単・−の停止文
字に必−丁しも妥当とは限らない１２、この文字を変史
−」゛る”Ｊ−ｔｉｉ−を性を鬼することがしはししよ
でｘｉ）る。、一般的＋、・ｉ＝　ｉ・３１、１”ｌイ
ｙの・／スデム゛では、ゾｖｌクラドに組めるイ牛止ね
弓の検出はレジスタと照合器によって実行される。 （よくある場合−Ｃｅ）る）同じデータθ）交換用に数
１固のＡＩ」異なる停什符号を有することか望ましいな
１−）ば、レジスタの数も、増加−１−ることが必要て
苦、す、従って、交換の終了を検出する機器が重装備と
なってやっかいなこととプ；Ｃる。各停止１−符号用の
レジスタと照合器を使う既知のシステムて目−１同時に
イア、在−４−る１）個の停止符号を検出したい時には
、１１個の異／、０石）入力なイ］］ｌ〜、従一つ−こ
１１個の異なるアドレス角イ仇が必要な１１個の停」Ｆ
付′１号の格納レジスタを使用−・する必要が糸）る。 レジスタの内容なＰｉ線上１１Ｌ、（Ｊ在−４１）デー
タと照合する１１個の照合器を使用−ｌ−４，ことも必
要でよ）る。１１１固のし／スタの内容と（ハ照合を大
イゴするためにイーの照合器たげを使用−１することも
可ｉｉヒ”−Ｑ　ｅ）るが、この場合には、１１個のレ
ジスタの内容な継続的にその照合器の人力の１つに供給
−１″ろことか必要でに１ろ。・とこで、この場合には
、＋１個の非連続信号スペクトルを１１個のレジスタの
＋Ｉ、　）Ｊ検査の１こめに供給しなければならない。 、こ１′シらσ）信じは与えられム―周波数’Ｙニー　
ｊｌｉｌ浄１］４１れる単数４・〕るいＪ４１複数（１
）遅延線作たＧ、１、シントし・７′スタから処理才４
）、−とができろ３．この角イ法（、ヤ必カニｌ；［照
合器数を減小するけれども、システムの制御論理をかな
り複雑化する。 （発明の安約） この発明はＣｉｌらの欠点を取り除き、髄に、メモｌＪ
ｌ＼の面接アクセス回路を組み込んである）ブＵ１セザ
構成でのマイクロゾＩ」セザのメモリと周辺機器の１つ
と０）間のデータ伝達にプログラムに組める停止省号検
出システムを提供することをねらし・、とＬ５でいる。 数個の停止符号を検出することか望ましい時に、この回
路は交換の受１占時のタイミング・システムを取り除き
、さらに、レジスタと照合器の数の不必涜な増加もなく
寸ことを可能と１−る。 そこで、本発明は、マイク［−７ノロセザのローカル・
メモリとそのローカル・メモリハへの面接アクセス回路
を用いているプロセサの構成中の周辺装置との間で実行
−「るデータ交換″Ｃ１その回路が周辺機器ど上記ロー
カル・メモリ間のデータ交換を０丁ｔ’ｊ！−：と−「
るＪ（辿ｔＪ達像へのアクセスを分書ｑし、ぞの面接ア
クセス回路には周辺機器を持つ複数のチー・り交換ブヤ
ンネルがあり、その周辺機器はアドレス指定人力時にデ
ータを受信し、データ入力時にアドレス・ヒツトを受信
するランダム・アクセス・〕土りを＋ｌｌ１１成要素に
含み、制イ卸回路かこのランダム・アクセス・メモリの
検査と書き込み制御人力にそれぞれ接続された出力を有
し、この制御回路に、Ｌ一つ′て一ヒ記マイクロブロセ
ツよブ、二は実行順序指矩回路から来る信号を入力でそ
わそれ受信１８２、この制御回路（・上也き込みと読み
出しの入出力動作３１−１さεｉ＞　（／こまだ、アド
レス有効解Ｍｃと、データ交換の間データ（ｌＥｉ弓に
よって決定さＡ１だランダム・アクセス・メモリの現在
アドレス（／こ記録された２進数イ＋＃　ｔｉ試験′Ｉ
［Ｊのランダム・アクセス・メモリの７９’ｃノダ、と
１４（〜出力に接続した試験回路とにそＡ１それ係り、
マイク丁−フロセザのローカル・ノモリｌ＼〕直接アク
−）ニス回路によってこの試験回路に供給される制御信
弓によりこの試験が制御されるようになっているフログ
ラムに糾めるイ亭士、？〕号の十父出用システムに特に
係る。 この発明の別の相徴によると、この制御回路は、マイク
ロプロセサまたはアクセス要求回路から入出力動作に係
って周辺機器の一？４き込みまたは祢ツメ、出しを制御
する信号を受信するＡ　Ｎ　］、）ゲートの１つの出力
がランダト・アクセス・メモリの検査用制御入力に接続
されているＡＮＩ）ゲートと、一方の入力でメモリから
のアドレス有効解ａイ＝　月をマイクロプロセサから受
信すると共に他方の入力が上記のＡ　Ｎ　ｌ）ゲートの
出力に接続し７である（月（・ゲートの出力が上記のラ
ンダム・アクセス・メモりの書き込み制御入力に接続Ｌ
２である０′もゲートとから成っている。 この発明の別の特徴によると、上記の試験回路は、一方
の入力でアクセス要求回路から試験制御信号を受信し、
停止符号が伝達中のデータの中で検出されたことを表示
しているランダム・アクセス・メモリから出力情゛号を
他方の入力か受信するＯＪ＆ゲートと、１つの入力が上
記の試験回路の０　Ｉｔ、　ケ−１□の出力に接続され
、他方の人力がリセット用信号を受イ菖する制御回路の
０１（ゲートの出力に接続されているＩも一８型フリソ
ゾ・フロップ４ｋから成り−こ見・て、交換の中断と対
応するマイクＹ」）

【コセーリの中断を惹き起こす停止
ね号の選択的検出に係る信号を供給するためにアクセス
要求回路の１１】肘１１人力と７４クロゾロセザ０）制
御人力とに上記のフリノフ・フロップの出力が選択的に
接続してＡ′−）ろ１、 （発１す」の１洋イｌｉｔな１悦明） 図１←よ、マイクロプロセサＭ　Ｐ、とさらにそれにイ
・１属ｌ−７たメモリへ・１．が共通母線を経由し、か
つ、メモリ・＼０）直接アクセス要求回路１）ＴｈｉＡ
、、を経由して周辺資源（リソース）　”１１Ｐ２．・
・・と通イ言するプロセサ構成を図解的に示している。 これらのアクセス−安水（・ニジ、データの交換または
伝達をこのフロセザ構成１）」マー・実行しなげればな
らない時に発生ずる。 図１に例示的に示した（イ作成では、単一の実行順序指
定回路１１．）Ａ・Ｉ　Ａ−＋がＣＡｕ　、　ＣＡｌ２
で示されているこの発明の実行順序指定回路に関してマ
イクログロセサＭＰ、システムに対応するものと想定す
る。、これ以降により詳細を示すように、メモリへの直
接アクセス要求回路の各々は８２３７型のもので、たと
えばＪＮ”Ｊ’ＥＬ社によって市場に出荷されている３
、この回路は数個の接続チャンネルＬＩＨＬ２＋・・・
を有し、これらは母線ＢＵＳを越えてｐ、　、ｐ２等の
ような周辺機器にそＡ１それ接続されている。図１には
こねらのチャンネルの詳細を示してはいないが、も（〜
、たとえば４台の周辺機器がｆｆｉ線と実行順序指定回
路］）へ４Ａ、によってマイクロプロセサＭＰ１に接続
されていれば、Ｌｌのような４本の接続チャンネルが存
在してこれらの４台の周辺資源をアクセス要求回路に接
続することは明らかて゛ある。 図１で参照した異なる信号についてこＡｌシ、旨より詳
細に説明するが、それらには次のよう／。（、意義があ
る。つまり、 ］）ＲＥ（占は、資源Ｐ１が、たとえばデータをマイク
ロプロセサＭＰ１またはメモリＭ、に伝達゛ずろブ、二
めに、母線に対してアクセス要求を行なうことを表示す
る信号であり、この要求は母線を経由して）、クセス要
求回路Ｄ　Ｍ　Ａ、に届けられる。 信号１．１　Ａ　ＣＫ−、は、上記の資源のアクセス要
求が受理さＪ′Ｌでいろことをその資源に示まために、
回路１．）　Ｍ　Ａ、、によって供給され、母線を経由
して周辺機器Ｐ１にｂえられろ信号である。こね以降よ
り詳＃ｌ１１に説明′する理由で、この信号は停」１符
号検出シスデノ、ＣＡｌ１にも転送される。 ′ノ′クセス要求回路Ｊ）ＭＡｌによってプロセサ１＼
・ＩＰｌに転送されろ信号ＢＪｔ１２Ｑは、この回路に
よって転送が為さＡする転送先の母線へのアクセス要求
を表示」−ろ。 マイクロプロセサＭＰ１によってアクセス安水回路１）
へ４Ａ、に供給される信号ＢＡＣＫは、母線へのこのア
クセス−保水がマイクロプロセサ１＼什、によって受理
されていることを表示する。 イｉ’ｉ　′；″：ＩＩ）。から■）７は、マイクロプ
ロセサによって周辺機器の１つの方向に転送されるか、
または、そ（ハ周辺（火器の１つによってマイクロプロ
セサの方に転送さ才するデータを表わす。これらのテー
クは土だ、こｔｌ、、１収降に説明する理由て、考１促
中Ｊ）実力ｆ！Ｉ例では検出システムＣＡｎ　Ｋも−り
えられろ。 信号’ＩＯＲ，とＩ（ＪＷは考慮中の実施例では回路１
）ＭＡｌによってマイクロ−プロセサＭＰ１が供給する
。これらの信号は周辺機器の１き込みまたは読み１１贋
−入出力動作を表わし、検出システノ、に組み込んだラ
ンダム・アクセス・メモリに供給１−る。 信号ＥＳは、これ塀、降に示す方法でこのシステムのラ
ンダム・アクセス・メモリ中の参照符号なプログラムに
組むため（ｌこ実行するアドレス角イｈの結果である。 信号■Ｔは、アクセス要求回路に対応するチャンイ、ル
の伝達中に、マイクロプロセサＭＰ１または資源Ｐ１に
付属するローカル・メモＩＪ　Ｉ’ｖ１．、からのテー
ク１）。から１０□中に停止符号を検出した時にマイク
１」プロセサＭＰ、に供給し、かつ、選択的にアクセス
要求回路Ｄ　Ｍ　Ａ、、に供給する割り込み（インタラ
ブジョン）信号である。 イ＝号Ａ。はこのシステムのランダム・アク」ニス・メ
モリのアドレス指定信号である。 図２は、本発明に基づくプログラムに組める停止符郵の
検出システムを図解的に示している。このシステムは、
たとえば図１中のＣＡ、、て・示したものチル）る。こ
のシステムは、たとえばナショナル十ミコ／ダクタ（Ｎ
２山ａｎａｌ　５ｃｍ１ｃｏｎ（ｌｕｃｔｏｒｓ　）社
により−Ｃ山陽に出されたへへ４５２５７　Ｊ　−３型
のランダム・アクセス・メモリＭｉ含んでいろ。たとえ
ば、（−のメモリは８個のアドレス指定入力Ａ１）。が
らＡｌ）７を自し、これ塀、降に説明する理由て゛デー
タ」ｏｏから１）７をシステムから受信する一方、他力
ではこのメー「、すの別のアドレス指定人力は使用しな
い。それ自体既知の方法で、また、このメモリはデータ
入力１）ＩＮを含んでおり、この発明に基づくシステム
−（・（５１ミこのデータ入力て・アドレス・ピノ）Ａ
Ｃ，）を受信−３″ろ６、また、このシステムは制御回
路Ｃを含ん′でいて、この回路の出力は検査入力ＣＥと
メモリの７ｊき込、ろ、？ｔｊ制御人カ〜ＶＥと（てそ
れぞれ接続している。この回路はその入力で信号ｒ（坩
、　ｒＯＷ　、　ＥＳをマイクロゾ「１セサよたはロー
カル・メモリへ４１へのアクセス要求回路１．）ＭＡ、
がらそれぞれ受信する。 、＝れト）の信号！’ｊ−，７Ｃｉｔそれ周辺機器の読
み出しまたは書き込みの入出力動作とさらにアドレスの
解読とに係る。また、二のシステムはメモりＭの出力Ｄ
ＯＵＴに接続された試験回路′１゛も含んでいろ。、周
辺資源とマイクロプロセサのローカル・メモリΔり。 との間のデータ交換の間に、この回路はデータ中に存在
し得てシステムの初１す１化時にメモＩＪ　Ｎ仁１】に
読み込まれた停止省号を表わしているビット値を検出す
ることを可能と￥る。試験すよ停止ぐ〕号検出システム
が伺属１〜ている周辺機器に対応するチャンイ・ルの状
態を表示する制御信号１→ＡＣＫによって制御１−る。 制御回路Ｃには周辺機器のシき込みまたは読み出しの入
出力動作に係る信号１（−八Ｖと１０１（をマイクロプ
ロセサまたはアクセス要求回路がら受信するへ〇ゲート
が含まれている。ＡＮｉ）ゲートの１つの出力はメモリ
へ・１の検査制御入力Ｃ１号に接続する。 またこの制御回路は０［モゲー）　ＯＵ、を含み、ごの
ゲートは、−力の入力てパアドレス解読化′弓ＥＳを受
信ｆる。ゲー１．　（、）１人のもう一力の人力はＭｌ
ｌ、−）ゲートの出力に接続ずろ。最後に、グー何、　
Ｃ，ｌｊｌ、の出力はメモリへ・１の書き込み入力ＷＥ
に接続する。 試験回路゛］゛には一方の入力でアクセス要求回路か１
１ン試験制御イ３号１’）Ａ、（１＜、を受信して対応
−［ろチャンネルの状態を表示するＯ　Ｒ，ゲー）ＯＵ
、、が含まれ−こいる。、ケー）ＯＵ２はもう一方の人
力でカｊす御回路（−）のゲー１−　ＯＵ、からの出力
信号ＩルＤＣＡを受信１−る。 最後に、試験回路′１゛には１．Ｘ型フリンゾ・フロッ
グも含よ′Ａ１でおり、その一方の入力Ｓはケ−４０Ｕ
２の出力に接経；シ、そのも５一方の人力Ｉ（、は制御
１回路（−コのケー）ＯＵ、の出力に接続する１、Ｉ（
／Ｓ型フリツノ・フロップの出力Ｑは前述しブ、二方法
で選択的にアクセス要求回路の制御人力とマイクロプロ
セサの制御入力、ｌ−に接続する。この出力Ｑは交換さ
ＡＩだデータ中の停止ね号の起こり得る検出に係る信号
１′Ｆを供給する。この信号はマイクロプロセサによっ
て実行されろ処理動作の中断と実行順序指定回路の停止
をもたらす。 前述のシステムはメモＩＪ　Ｍ中の参照停止符号をＪ以
下の方法て゛プログラムに組んだり、ンレ）るいは、記
録づ−ろ機能を果た−３−ｏ’ｉき込まれろためには、
メモｊＪ　Ｍ＆’ｊ−（論理レベル以］ミの）能動信号
をそσ）入力ＣＥとＷＥで受信しなければならない。 参照停止符号をメモリ〜１の＠Ｌ　ｎｉｌに定めたアド
レスに１−き込みたい時には、ビット０がこの事前に定
めたアドレスに投入されることを規約上想定する。これ
は次のようにして行なわＪｔろ。つまり、マイクロプロ
セサはマイクロプロセサによってりえられたデータ１つ
。、・・、］）７のうちのデータＸＸを７　トレスＡＴ
　＋　Ａａ　＋・・・、　ＡｏがらメモリＭのアドレス
１旨定入力Ａ、１）。、　Ａ、　）、、）７に供給した
とみなす６、もし、アドレス指定ピノｌａが０に等しい
ならば、メモリλ・１に対１〜て、こλ１らの相異なる
信号の投入はアドレスＸＸにビットＯを書ぎ込むことに
対応する。そこで停止符号がこのアドレスに存在するこ
とになる。信号ＥＳは、アドレス指定ビットＡ１．・・
・、Ａ−７の解読の結果で糸）す、ピッｌ−Ａｏはこの
解読にＧＡ−使用されていない１）このビットはメモリ
のデータ入力１つＩＮに与えられる。 反対に、メモリＭの事前に定めたアドレスに参照停止符
号が存在しないことを表示したいならば、・二の小］′
１１■に定めたアドレスに値１のビット？ＸＯ：投７１
（−」゛るＯ　ｎ’１例σ）場合σ）ように、マイク＋
７プローヒサは与えしれたデー：９．１．）。、・・・
、１→７ａ）５１つのテークＹ）′をアドレス指定ヒン
トＡ７　ｇ　第６　Ｈ・・・Δ。からメモりｆｖｌのア
ドレス４１′ｉ定人力ｌＸ、’１．）ｔ）　ｌ・・・、
　ＡＩ）７に供給１−ろ５、ヒラ＋−Ａｏが１ＶＣ宿し
いならば、メモＩＪ　Ｍの場合に（上告］ＪＪＪ′ｒｊ
かアドレスＹ　Ｙにはイｆ在し２な℃・ことを意味１−
る。先例の場合のよ５Ｋ、メモＩＪ　Ｍ中へσ）居き込
み制御用のゲートｏ’ｕ、の入力Ｖこ供給さ」ｔた信号
Ｉ・：Ｓは信号Ａ３．・・・ｒ　第７の解読の結果でル
）る。。 ヒラ）　Ａ、＋はこのｊＷ読中には処用ジせすにメモリ
データ人力１月Ｎに与える。 マイクロプロセサのローカル・メモリとそσ）メモリ・
＼の直接アクセス９　）Ｊ’＜回路を越えた周辺機器、
ｔ−ｏ）間のデータ交換の間、メモリＭσ）人力ＡＪ）
０゜１〜１）７シこイア在−す乙）データＩ）、、　、
・・、１）７の中の停止で１号を１す冒ｌ−冒４−之）
ために、システムは次のように反応−づ−る３、つ４甲
つ、データ１−）。、・、１−）７０）うち０）１つσ
）データＸＸか停［１，ね号でル）る時、メモリからσ
−６）出力信号１１１ｉ’ば１捕埋ｌ／ベルが０で左）
る〜牛、踵アクセス要求回路によって供給されろ信’、
−３ｉ　ｉ’）Ａ（ＩＫ力゛・同時に能動状態（低い論
理レベル）′Ｃ゛あれば、ｌ（・／Ｓ型ンリノプフロノ
フの出力に停止ね弓の検出を表示１−ろ論理レベル１の
信−弓ｌＴが現われこくろ。。 メモリＮ１ば、ムニどえは、１ヒツトのレジスタが２５
６個あるランダノ・・アクセス・メヨてりと１−るこ−
とができる。 図；３（１１、周辺資源とデータ交換するために一マイ
クロブロセザによ゛つて転送されろ主要受信イ６−弓ａ
〕それぞね対応−ｆイ）クロノグラム（時間的記録）を
ａと１）に示している。。 クロノグラムａ　ｋ＄周辺機器の読み出し動作の間に発
生ずる主な信号を表わしている。マイクロ１０セザは周
辺機器にアドレス１７３号Ａ　Ｄを転送し、それから入
出力動作、より％定するとこび）周辺（・火器の読み出
しを制御する信号ＩＯｉ、（、を転送する。、そねから
データ１）がマイクロプロセサ”に伝達できる。。 クロノグラム１）は周辺機器にテークを書き込む動作に
含まれる上載信号を図解的に表現して℃・る１、マイク
ロプロセサは当該資源の方向にアドレス化けＡＩ）をま
ず転送する。それから、マイクロプロセサは入出力動作
、より特定するとｇき込みを制御するための信号Ｉ（Ｊ
Ｗをこの周辺資源θ）方向に転送イーイ）。、最終的に
、マイクロプロセサはこの資源の方向にデータ］）を伝
達する。 図４は、マイクロプロセサとメモリ・＼の直接アクセス
要求回路間で取り交わされろ−１：、な１８号と共Ｖ（
二この回路とメモリへの上記の重接アクセス要Ｊく回路
のチャンネルの１つにつながっている周辺資源との間て
・取り交わされる主な信号とを図解的に表現しているク
ロノグラムである。 たとえば（図１の）周辺機器Ｐ１のような資源の１つか
マイクロプロセサＭＰｌまたはそこに細滴しているメモ
リとデータを交換しようとする時には、ぞの貸諒はまず
伝達要求信号１．）Ｉ（ト；Ｑ、を転送し、この信号は
アクセス要求回路１）ＭＡ＋に供給される。 それから、このＤＭ、ＡＩば、アクセス要求回路が伝達
安水を受は取っており、母線を使用したいということを
表わしている信号Ｊ３１（・１号Ｑをマイクロプロセサ
へ什、に供給する。−たん生起中のサイクルが終了−１
）−ると、そσ）時にマイクロブロセサレ上ｆＪ線ｌ＼
のアクセス要求か受理されていることを表わしている信
号１３ＡＣＫをアクセス要求回路に転送−Ｊる。 受信しまた伝達要求回路の異なる優先度の関数として、
回路Ｌ）ＭＡ、が供給された信号Ｉ）ＡＣＸ、を周辺機
器Ｐ１に転送する時に、この１１号はその伝達要求か受
理さ第１ていることをこの周辺機器に表示する。 周辺機器Ｐ１からマイクロ１０セザＭＰ、に付属したメ
モリへのデータσ）伝達を起動づることをｉｉＪ能とす
るθ）は信号１）ＡＣｋ、の立ち下りである。 図５は、ランダム・アクセス・メモリＭ中σ）参照停止
符号を記録、またはプログラムに組むために、本発明に
基づくシステムの入力に到達する主なイｇ号を図解的に
表現しているクロノグラノ・てル）る。このクロノグラ
ムでは、信号ＩＧ　Ｓはマイク１−Ｉプロセサまたはア
クセス要求回路によって供給され、制御回路Ｃθ）ター
−１７（−）Ｕ、の人力に力えられる。 この信号は、アドレスＡ。を除いて、マイクロプロセサ
まフ、ニはアクセス要求回路によって供給されたアドレ
スＡ４　、・・・、第７を解読した結果である３、この
薊′読に引ぎ続いて、マイクロプロセザは入出力動作、
７１泊（・Ｃ店き込め、動作を制御すイ・）５二めに’
ｆｌｊ号Ｔ（ＪＷを′供給１−る。こ０）信号は制御回
路Ｃの１へ１−）ゲーｌ−θ）人力にＪ）えらねる。そ
こて・、制御回路のゲー）　ＯＵ。 の出力（ｑ　ｋ；°Ｅｌ）ＣＡは能動状態となり、従・
つて低いＩ、ｙペルーＣ１０１過−Ｊ’る。こσ）１８
号はメモＩＪ　Ｎ・１の１き込み入力’ｖＶ　ｌ・）に
力えしれろ。それから、もし、データ恰”ｊ　Ｌ−）Ｌ
ｌから１）７が７メモリのアドレス指定人力Ａ］）。。 ・・、　　Ａ：Ｉ−）７に与えらね、また、２進数のア
ドレス指定（Ｐｉ　−”；ｊ’　、７＼、ｌかメモｌ）
　Ｍのデータ入力１．、）ｉｒＮにＪうえられれは、・
−の２進数情号はメモｌ、ｊ　Ｍ＋−１１０）望みのア
ドレスに記録される。信号Ａ。の論理ｔ−ベルが０（Ａ
ａ−０）の時には、停止９１号が事前に定めたアドレス
にデー７１６号１）。かり１０７によって記録さｉｔ　
ｆ、＝ことを意味する。反対に、信号Ａ。の論理レベル
が晶い（Ａｏ　−１）の１＋？４−にば、当該のアドレ
スには停」」費］−ζ；−が右、仕（−７ないことを意
味する。メモりへ・ｉ中に停止行−Ｙｊを店ぎ込んだ後
で、信号ＩＯＷ、　Ｊ齢Ｄ　Ｃ，：Ａとト〕Ｓは４−ｆ
」び非能動状態となり、従′つて、論理レベル１−（通
過−４−る・・ 図６は、（図１の）　Ｐ、　（７）ような周辺機器とマ
イクロブロセザＭＰ１のローカル・メモリへ・１．の間
で・アクセス要求回路のチャンネルを横断了るデータ伝
達の間の、停−１４♀〕号の検出の場合の本発明に基−
′）くシスデノ・の主な人力と出力信号のクロノグラｌ
、でｋ）る。被伝達データは１′、のクロノグラフ・、
十ではト）。、・・・、　、１）７−で・表わさＪ１℃
いる。伝達を達成−するために、マイク「１ノロセザが
まず読み出ｔ２人出力佃ｊ作の制御信号ニー　Ｊｏｌｔ
、を転送し、こ０）イ計しは一力では周辺機器１’ｌ　
６１）ｌ（、、−ｚ、出しを制御し、他方千゛目１、こ
θ）発明に基づく検出システムの制御回路（゛のＡＮＤ
ケートの入力の１つに−りえらねていで、それ（ｌこよ
ってランダム・−〕′クセス・メモリへ・１が倹イ１さ
ねる。 ランダノ・・アクセス・メモリＭにおけるアクセス１時
間に依存するル、る時間遅延がＡ；）つ−ＣＬ、が÷）
停止符号かメモＩＪ　Ｍ中に受信５」またデータ［）。 からｌ）、、、によって決定されたアドレスに存在同−
心／よらは、メモＩＪ　Ｎｔｉカラノ出力信’ｒ−ｊ　
、１）ＯＬＪＴｌｔ、低＼、’　Ｎｉｍ　ＤＩ　Ｖ　ヘ
）（、（−通過する３、実行中の伝達がメモリＮ□ｉ、
の直接アクセス要求回路１）Ｍ、Ａ＋のチャンネル１に
係る［１．ｊＪｌ、−σ）回路は試験回路Ｔ−１１のゲ
ー）　０ＩＪ２に−りえら上する受理イ１５−シ、薗）
Ａ、（：、’、）’に、のデータ伝達を行ない、ｌ（、
−Ｓ型フリ、・ゾ°）「１ノゾの入力翌にｂえられたり
゛−ト０ＬＩ２ａ）出力１１、月は能動状態となり（低
い論理レー、ルて゛通過Ｌ）、そ、ｆｌかも、このフリ
ップ・フロ・ノブの人力１（１にりえ１′２）れたイ乙
＋ｊＪＣ１）ＣＡは、フリップ・フロ、ノブ′θ）出力
信号［Ｉ゛か論理レベノト１で辿過可ろよ５（こ、論土
甲レベル１にある。この１Ｍ号はマイクＩ：ｌ〕Ｃ１七
甲ＭＰ１にカえらね、それから、マイク■１ゾＩＪ十−
リ−の中断（、千ンタラプション）、あろい（Ｊ−、メ
モリへ・１１・＼の回路１つへＩｌ、Ａ、、を経由−１
−るデータ伝達のイ・′）″・１ト、なもたｆ“）１″
ためにアクセス要求回路１．．．）Ｉ’ｖＬＡ＋に選択
的に７ＵえＥ、ねる１、メモリへ４中に停止り初号を肋
１〜＼組、フ弓へむ時にはいつもゲー）　（、ｉＵ、の
出力恰吟１・）”Ｉ’、、ＩＣ１〜α）励起が心間でル
）る。こＬ７）什）ン−；は、その際に１氏い［１晶」
甲レベルにあり、Ｒ，−８Ｑリフリノフ′・ソＤ７ゾ（
〕）出出力子、ｉ　Ｉ　Ｔσ）リセノ）（（氏い論理レ
ヘノ１−１のイνす・帛　）　４（り之ｊｊ　　す。 図７１ｔｉ１、マイクロプロセザへ什、のローカル・メ
モＩＪ　Ｎ・１１ど周辺機器Ｐｌとの間でアクセス安水
回路のチャンネルを横断してデータ伝達を１゛ろ場合の
本発明に基づくシステムの主な入力と出力信号のクロノ
グラムで燵）る３、このメモリから周辺４幾器Ｐ、に伝
達さ才するデータ１）。からＩ）７は検出システムのメ
モリＭのアドレス入力Ａｌ）。がらＡ１）７に−にｉえ
イ）。アクセス要求回路１）Ｎ・ＩＡ、は検出システム
のメモリへ４に１き込み入出力動作の制御信号Ｉ（Ｍ＋
も供給−ｆる。。 詭）ろアクセス時間を経たあと−Ｑ、停止に符号がラン
ダム・アクセス・メモリＭ中に受信されｆニデータＩ）
。から１゜）７によって決定されるアドレスにイｆ在」
−ろならば、メモリへ・１かもの出力信号１．）（ＪＬ
ＪＴは能動状態となる（低い論理レベルで通過Ｊ−ろ）
３．実イ」−中の伝達がメモＩＪ　Ｍ−の直接アクセス
要求回路ｌ）へ払。 のチャンネルＬ１に係るもσ）ならば、この回路は次に
（低い論理レベルυ））信号１）Ａｃｔぐ、を供給゛す
る３、信号１）ＯＵ’ｌ”とＤＡ（−’　ｌぐ、（・」
、試験回路′［゛のゲートＯＴＪ’、、＜７）入力に刀
える。もし２これらが両方とも低い論理レベルにあれば
、低い論理Ｉ−ベルσ）信号がＩｔ、　−Ｓ　へ１１フ
リッゾ・ノτ］ツブの入力Ｓに−りえらねる。そ、１１
から、このフリップ゛・フｌ”ｌノブの１］４力Ｑでイ
右シ→［′１゛が論理レベル１で通過し、こうして停止
杓号が伝ｊネ、データ中に有在することを表示する。こ
の停止釦−弓（」、メモリへ・１中に記録された参照符
号に対応する。、マイクニー１プロセザによって実行さ
れろ処理を１円゛↑ｕ’ｉ−＋ｉ−イ）か、あるいはデ
ータ伝達を停−［１−するかのいずれかを果た１゛−た
めに、高い論理レベル（レベノｂ４）力信号Ｉ　ｌ’を
先例のようにマイクロプロセサオによび選択曲にアクセ
ス要求回路に−りえる。 説明し７ムニｌＡかの動作例と同じように、俗号ＷＥは
非能動状態（論理レベル１）である。メモ１．１　ヘ・
Ｉσ）人力１）ｒへｊど制御回路Ｃのゲー＋−Ｕ’ｔＪ
、の人力とにぞＡ１＋ｆＡし−１うえられた信号１（〕
ＳとＡ。の状態はこの場合にはｔｌｊら重要で・ば／よ
く、ランダム・フ′クーヒス・メモりＭだけが読み出さ
れる。 この発明（で基づくシスブト・の本火施態様におい−こ
は、メモリＭば２５６１固σ−）〕ビピッのし・ンスク
で（’ｉ’ｉ成さ」じこいて、２５６個の参照停止？：
］号をゾ■ｊグシノ・に組むことが［］Ｊ能である。 、１　図面の節；４！＋な説明 第１図は、マイクロプロセサのメモリへのアクセス要求
回路と、さらに、このアクセス要求回路のチャンネルの
各々に対する本発明に７３づく検出システｌ、とが提供
されているプロセサ構成の図ｊｌｆｌであり、第２図は
、本発明に基づくゾログラ１．に組める停止ト符号の検
出システムの図１宵−Ｑ・ある３、次の図面は、本発明
に基づくシステムの動作をより良く埋１剪することがて
きろクロノグラムてす）ろ。 第３図は、周辺資源におけろ読み出しま／、−は書き込
み動作を実行するためにプロセサ構成中のマイクロプロ
セサＶこノこって受信されろかあ４ンいばｌｈ、送され
ろ主要信号にそれぞれ対応１−るクロノグラム・ｌと１
）を示している。 第４図は、一方ではマイクロプロセサとイス」属のアク
セス要求回路とσ）間で、他力では、この回路とこび）
アクセス要求回路のチャンネルσ）１つに介在していイ
）周辺機器と（））間で交換される土なＩＡ弓゛を図解
的に表現し一〇いろクロノグラムでル、る。、第５図は
、本発明に基つくシスブトのランダノ・・アクセス・メ
モリ中の停止省］号をゾ１１グラｊ・にＡ；１［むため
にこのシステムの入力に到着する主な信シじを図解的に
表現しているクロノグラムである。 第０図（，１−１１０セザ構成中１１７）マイクロプロ
セサ０）ローカル・メモリに周辺資源からデータを伝達
ずイ）間に停ｊ）−わ−弓を検出する場合に、：１′Ｇ
げる本発明にノ、（−５くシスブト、の主な入力と出）
月８号を図解的に表現し、−こいるクロノグラムである
。 第７図Ｇ土、プロセサ構成中のマイクロプロセサの■−
１−カル・メモリと周辺機器との間のデータ伝：；、ｌ
σ）場合（／こ１・；げる本発明に基つくシステムの主
な人力と出力化弓を表現しているクロノグラムてｋ〕七
′、）ｔ。 ！枯１、′１出Ｉ！預人 ビニール　デベノソン ！）、！ｌ−６７１出願代理人 弁理士　山木恵− ＦＩＧ、　　３ １！Ｉ　Ａ資源の読み出し 今０ 周双實源への１き込み Ｄ ＦＩＧ、４ マイクロプロ七すとノ七すヘ１ぴ撞アクｒス団路Ａ’Ｉ
Ｐ４ｇ−ｉＦＩＧ、５ イ挙止符号？プログラムト印−ｒ

Claims (2)

【特許請求の範囲】
1. （１）　　マイクロプロセサのローカル（局所）メモリ
   とそのローカル・メモリへの直接アクセス回路を用い℃
   いるプロセサ（処理装置）の構成中の周辺装置どσ）間
   で実行するデータ交換で、その回路か周辺機器と−に記
   ローカル・メモリ間のデータ交戻を田能と−する共通母
   線−＼のアクセスを分割し２、その直接アクセス回路に
   は周辺機器を４４つ複数のデータ交換チ・トンネルかあ
   ）す、その周辺機器はアドレス指定入力時にデータを受
   信し、データ人力１ｔ−１Ｊに７）レス・ビットを受イ
   ぎするランタム（随時）アクセス・メモリを構成要素に
   含み、制御回路が９−のランダム・アクセス・メモリの
   検査と書き込ノス制御人力にそれぞれ接続された出力を
   有し・この制御回路によって上記マイクロプロセサまた
   は実行順序指定回路から来る信号を人力でそれぞれ受信
   （−１この制御回路は書き込みと読み出しの入出力動作
   と、さらにまた、アドレス有効解読と、データ交換の間
   、データ信号によって決定さ」またランダム・アクセス
   ・メモリの現在アドレスに記録された２進数値を試験用
   のランダム・アクセス・メモリの６９°１み出し出力に
   接続１．た試験回路とにそれぞれ係り、マイクロプロセ
   サのローカル・メモリへの直接アクセス回路によってこ
   の試験回路に与えられる制御１８号によりこの試験が制
   御されるようになっているグログラノＬ　’ＯＪ能な停
   ｉＪ−符号の検出用システム。
2. （２）　　マイクロプロセサまたはアクセス要求回路か
   ら入出力動作に係って周辺機器の岩き込みまｊこは読み
   出し７を制御する信Ｖｌケ受伯ずろＡ　、Ｎ　ｌ）ゲー
   Ｉ・の】つの出力がランダム・アクセス・メ七りの検査
   用制御人力に接続さＡ］でいるＡ　Ｎ　Ｊ）クー川・と
   、一方の入力て゛メモリからのアドレス有効解ｉ抗４．
   −、弓。 をマイクロプロセサから受信すると共に他方の入力か上
   記のＡＮ＋）ゲートの出力に接続してＡ’ｌる（−）■
   モゲートの出力が上記のランダノ・・アクセス・、メモ
   リσ）１と込み制御入力に接続１〜−こｋ・る（月１．
   ゲ−１−とから制御回路が成っている特許請求の範囲第
   １項記載のプログラム可能な停止に符号の検出用システ
   ム。 に３）・一方の入力でアクセス安水回路か１し試、験制
   ｉ’、ｌｌ化−弓を受１、ｊシ、停止−１−、符号を伝
   達中のデータの中に検出したことを表示し７でいるラン
   ダム・アクセス・メモリから出力化分を他方σ）人力が
   受信する（月（、ケートど、１つの人力が上記の試験回
   路の（、、）　、１１（、ケートの出力に接続さ、ｌｑ
   、　、他方の人力がリセット相信号なタイもする制御回
   路の０１（ゲーｌ−の出力に接続され゛こいるｌ（−Ｓ
   　ＩＪフリノフ・ソロノブどから試１験回路ン勺−成っ
   ていて、交換の中断と対応１−ろマイクＤ　７’　＋：
   ｉセザの中断を急き起こ１″停止符月の選択的検出に１
   糸ろ信号を供給゛するためにアクセス”シ求回路の制御
   人力とマイクロプロセサの／ｌ１１．制御人力とυ？Ｔ
   、　ｌ−、：記のフリツク・フロップの出力か選択的に
   接続１〜′こｋ）る特許請求の範囲第２項記載のプログ
   ラム「り能な停止Ｆ符号の検出用シスチン・。