SE447763B - Kanal-grenssnittkrets - Google Patents

Description

20 |\J U1 U) O Lu UI ,W 447 763 2 intelligens; de tjänstgör uteslutande såsom enkla buffertar, så att den tillhörande processorn måste genomföra avkodningen och meddelandelagringen. Detta har hittills ej varit något väsent- ligt problem, eftersom processorerna antingen ej är realtids- begränsade eller också fungerar med satsvis bearbetning. Men i affärskommunikationssystem är denna oekonomiska förbrukning av realtid ett betydelsefullt hinder när det gäller att uppnå goda systemprestanda.

Detta problem löses enligt uppfinningen därigenom att gräns- snittkretsen innehåller gränssnittkretsorgan som är anslutet till kommunikationskanalen och är anordnat att som svar pà ett på densamma uppträdande datameddelande avkoda destinationsadressen och att avge det virtuella kanalnumret om processorn utgör den angivna destinationen för datameddelandet; kanalstyrmínne och multiplexerare som är anslutna till gränssnittkretsorganet och som är anordnade att som svar på att gränssnittet avger det virtuella kanalnumret omvandla det virtuella kanalnumret till en maskinvaruadress för identifiering av en minneslagringsplats i processorns minne; buffertkretsorgan vilket är anslutet till såväl kanalstyrminnet och multiplexern som till processoradress- (T ussen och vilket är anordnat att som svar pá maskinvaruadressen tillföra maskinvaruadressen till processoradressbussen för att aktivera den identifierade minneslagringsplatsen i processorns minne; och varvid gränssnittkretsorganet även är anslutet till processor-databussen och är anordnat att som svar på mottagandet av datameddelandet direkt lagra datameddelandets datadel såsom denna mottagits på den aktiverade minneslagringsplatsen via processordatabussen.

Kanal-gränssnittkretsen enligt uppfinningen verkar som ett meddelandebehandlingsorgan som är anordnat att ge ett höghastig- net-gränssnitt mellan ett processorminne och en datakommunika- tionskanal. Kommunikationskanalen vidarebefordrar datameddelan- den som har ett rubrikfält vilket anger en virtuell adress.

Kanal-gränssnittkretsen enligt uppfinningen är programmerbar och är anordnad att medan datameddelandet mottages dynamiskt omvandla dettas rubrikdel från en virtuell adress till en maskinvaru-min- nesadress som används processorns minne. Datameddelandets datadel tillföres sedan direkt (genom "direktminnesaccess" nedan förkortad DMA) till för attt aktivera en speciell plats i denna minnesplats, och vederbörliga_buffertvisare återställes.

F 15 20 30 LA) UI HO 447 765 3 Först när ett fullständigt datameddelande har mottagits och lagrats i processorns minne alstrar kanal-gränssnittkretsen ett processcravbrott för att informera processorn om att ett full- ständigt datameddelande nu är lagrat i dess minne. På detta sätt kommer kanal-gränssnittkretsen enligt uppfinningen att genomföra samtliga mottagningsuppgifter inklusive meddelandelagring och länkning utan att den behöver ta den tillhörande processorn i anspråk. Härigenom sparas realtid och höjes den hastighet med vilken den effektiva dataöverföringen sker mellan kommunikations- kanalen och processorn, eftersom det ej förekommer någon fördröj- ning under vilken processorn erfordras för åtkomst av varje datameddelande och för att antingen lagra detsamma i processorns minne eller avge adressinformation som anger var meddelandet skall lagras.

Uppfinningen skall i det följande närmare beskrivas i an- slutning till på bifogade ritning med fig. 1 - 5 visade utfö- Fifl. 1 och 2 visar länk-gränssnittkretsen enligt Fig. 3 visar uppbyggnaden av en läsare/skrivare-kö ringsexempel. uppfinningen. som används vid uppfinningen. skall placeras i förhållande till varandra, och fig. 5 visar hur kanal-gränssnittkretsen är ansluten till processorn och proces- Fig. H visar hur fig. 1 och fig. 2 sorns minne.

Anordningen enligt fig. 1 och 2 skall nu beskrivas. Kanal- -gränssnittkretsen 100 enligt uppfinningen har till uppgift att förbinda en kommunikationskanal 120 med processorn 101 och pro- cessorminnet 102 via adressdatabussen och\styrbussen hos proces- sorn 101 i enlighet med fig. 5. Det antages att kommunikations- kanalen 120 vidarebefordrar datameddelanden som innehåller ett rubrikfält och ett virtuellt kanalnummer. Kanal-gränssnittkret- sen 100 övervakar kommunikationskanalen 120 för att bestämma huruvida något av de där förekommande datameddelandena är avsett för processor-minnet 102. Om så är fallet lagrar kanal-gräns- snittkretsen 100 de datameddelanden som mottages frán kommunika- tionskanalen 120 direkt i processorminnet 102 utan att någon medverkan behövs från processorns 101 sida. Analogt kommer meddelanden som härrör från processorn 101 och som skall sändas på kommunikationskanalen 120 att lagras i processorminnet 102, och kanal-gränssnittkretsen 100 åtkommer direkt dessa datamedde- landen i processorminnet 102 och matar ut dem pa kommunikations- kanalen 120 utan att processorn 101 behöver tas i anspråk. ggoof: QUèí-lie; 447 763 H Arrangemanget med läsare/skrivare-köer skall nu beskrivas.

En väsentlig datakommunikationsstruktur som används i den ifraga- varande anordningen är läsare/skrivare-kön, och en utföringsform av en sådan visas i fig. 3. Denna kö utgöres helt enkelt av ett segment av processorminnet 102 vilket av processorn 191 har reserverats såsom lagringsplats för datameddelancen som skall mottagas eller sändas. I den ifrågavarande utföringsformen nar läsare/skrivare-köer anordnats bade för datameddelanden som mottages från kommunikationskanalen 120 och för datameddelanden som skall sändas på kommunikationskanalen 120. Som framgår av fig. 3 är den grundläggande uppbyggnaden av dessa köer likadan för dessa tillämpningar, och det är lämpligt att nu beskriva läsare/skrivare-kön. Den grundläggande läsare/skrivare-kön utgöres av en uppsättning minneskö-data som innehaller fyra visare och en semafor. Två av dessa visare definierar köns gränser och dessa är bas-visaren, som anger den minnesadressplats vid vilken kön börjar, och gräns-visaren, som anger den minnes- adressplats vid vilken kön slutar. De aterstaende tvá visarna är skriv-visaren och läs-visaren, och dessa anger var meddelandena skall skrivas in i kön eller läsas ut ur kön. I och för denna :eskrivning kommer läs-visaren att ange den minnesadressplats i vilken är lagrad den första bitgruppen av nästa datameddelande som skall sändas antingen till processorn 101 eller till kommu- nikationskanalen 120. Skriv-visaren anger den minnesaaressplats pa vilken den första bitgruppen i nästa mottagna datameddelande kr vas av antingen processorn 101 eller kanal-gränssnitt- 1 g. 3 framg f' år att dessa visare ändras varje gang en åtkomst krets skaf-ar sig till den ifrågavarande kön. Innan en kö atkommes av processorn 101 eller kanal-gränssnittkretsen 100 läses därför samtliga aktuella visare av den begarande kretsen så att uppdaterad visar-information finns tillgänglig för den begä- rande kretsen. För att förhindra överbeläggningsproblem används semaforen. Denna innehåller allmänt sett ett speciellt bitmöns- ter som är lagrat pa den minnesadressplats som följer omedelbart efter den av gräns-visaren identifierade minnesplatsen. Semafo- ren utgöres väsentligen av en flagga för att för en krets vilken söker access till kön ange huruvida kön är ledig eller om den for tillfället átkommes av en annan krets. Pâ detta sätt förhindrar semaforen samtidig access till en kö med ty åtföljande osäkerhet 10 l5 20 LJ.) UI HO 447 763 5 på grund av läs- och skriv-visarnas transienta natur under sam- tidiga läs- och skriv-operationer.

Ett annat problem vid användning av läsare/skrivare-köer är överskrivning av en kö, så att nya data skrivs in i en helt fylld kö innan förut lagrade datameddelanden har utlästs. För att förhindra sadana händelser kan semaforen användas för att 1-stäl- la en flagga som anger när kön är full, så att nyanlända medde- landen ej kommer att skrivas in i densamma. En alternativ skyddsmekanism är att lämna en tom minnesplats eller datacell om kön är full och att låta Detta gör mellan läs-visare och skriv-visare läs-visaren och skriv-visaren vara lika om kön är tom. det möjligt för en begärande krets att bestämma om kön är full eller om den är helt tom. Ett tredje vanligt alternativ är att låta den âtkommande kretsen ta kontroll över processor-bussarna när kön blir full, så att en annan krets ej kan få acces till minnet för inskrivning av ytterligare datameddelanden i densamma.

Hur val av ett virtuellt kanalnummer går till skall nedan beskrivas. För att göra det lättare att förstå den härför avsed- da kretsen skall redogörelse lämnas för utmatning av ett typiskt datameddelande. Som redan nämnts innehåller datameddelanden som sänds på kommunikationskanalen 120 ett rubrikfält som anger bade processor-adressen och ett virtuellt kanalnummer. Den fråga som man nu naturligen ställer är: "Hur tilldelas virtuella kanalummer till datameddelanden som överföres mellan tva processorer?".

Svaret på denna fråga är att det finns ett standardiserat initi- al-arrangemang för kommunikation mellan processorer för att definiera virtuella kanalnummer. Prooessorn 101 kommunicerar med en annan (ej visad) processor som är ansluten till kommunika- tionskanalen 120 genom att skaffa sig access till denna andra processor och välja ett virtuellt kanalnummer som kommer att användas för denna inbördes kommunikation. Nämnda access åstad- kommes genom att processorn 101 pä kommunikationskanalen 120 matar ut ett datameddelande som innenâller adressen till destina- tionsprocessorn och ett virtuellt kanalnummer lika med noll, vilket för destinationsprocessorn anger att detta är ett initi- al-kommunikationsuppkopplingsmeddelande som är avsett för desti- nationsprocessorn. Destinationsprocessorn svarar på detta initi- al-meddelande från processorn 101 på liknande sätt genom att sända ett datameddelande på kommunikationskanalen 120 vilket har ett rubrikfält som innehåller adressen till processorn 101 och KH 10 20 f\) k 11 LM CD LA! \I1 H0 447 765 6 ett virtuellt kanalnummer lika med noll. sådana meddelanden åstadkommer processorn 101 och destinations- Genom utväxling av processorn den erforderliga "handskakningsoperationen" för att identifiera ett för båda godtagbart virtuellt kanalnummer och för att i deras respektive system identifiera de program som begär hopkopplingen ifråga.

Sá snart ett virtuellt kanalnummer har valts för en speciell kommunikation från processor till processor, införes sålunda denna information i datameddelandets rubrik, och hela datamedde- landet lagras i processorminnet 102 i den läsare/skrivare-kö som används för utgående datameddelanden. Eftersom alla utgående datameddelanden har en gemensam destination, nämligen kommunika- tíonskanalen 120, kommer det att finnas endast en 1äsare/skrí- vare-kö för utgående datameddelanden, och alla utgående meddelan- den lagras i denna.

Den utgående delen eller sändardelen av kanal-gränssnitt- kretsen 100 visas i fig. 1. Den styrs av ut-tillstándsstyrorga- net 103. Ut-tillstândsstyrorganet 103 kan förverkligas på ett flertal olika sätt, och i den nu ifrågavarande kretsen används en mikroprocessor för detta ändamål. Mikroprocessorn är i sådant fall på lämpligt känt sätt programmerad så att den avger de styrsignaler och tidgivningssignaler som erfordras för harmonise- rad funktion för kanal-gränssnittkretsen 100. av kanal-gränssnittkretsen 100 innehåller ett vilka laddas med de olika visare som är förknip- Sändardelen flertal register pane med utgångs-läsare/skrivare-kön. Denna registerladdning astadkommes av ut-tillståndsstyrorganet 103, som begär access till utgångs-läsare/skrivare-kön i processor-minnet 102 via processorns styrbuss, adressbuss och databuss. När processorn 101 beviljar access, kommer ut-tillståndsstyrorganet 103 att via AKTïVERINGS-ledningen (ej visad) i tur och ordning: 1) ladda 2) ladda basvisare i basvisareregistret 111, läsvisaren via väljaren 112 i läsvísareregistret 110, 3) ladda Ä) ladda Ut-tillstándsstyrorganet 103 är anordnat att som svar på en av jämförelsekretsen 107 utförd jämförelseoperation mata ut ett datameddelande pa kommunikationskanalen 120 om ett sådant data- gränsvisaren i gränsvisareregistret 108, och skrivvisaren i skrivvisareregistret 106. meddelande är lagrat i den utgående läsare/skrivare-kön. Denna 447 763 7 bestämning utföres av jëmförelsekretsen 107 som jämför innenállen i lasvisareregistret 110 ocn skrivvisareregistret 10o. Om dessa tva är olika, avger jämförelsekretsen 107 en logiksignal på ledningen RWC till ut-tillständsstyrorganet 103 för att ange att de båda visarna ej överensstämmer med varandra och att sålunda utgángs-läsare/skrivare-kön innehåller ett datameddelande som skall sändas. Ut-tillståndsstyrorganet 103 svarar på denna logiksígnal på ledningen RWC genom att aktivera ledningen BMA BEGÄRAN, vilken signal tillföras till processorstyrbussen så att kanal-gränssnittkretsen 100 kan erhålla access till processor- minnet 102.

Hur minnesaooess åstadkommes skall nu beskrivas. Processorn 101 meddelade"kanal-gränssnittkretsen 100 att processorbussarna är tillgängliga genom att tillföra vederbörlig logiksignal pa ledningen DHA BIFALL. Denna signal medför att ut-tillståndsstyr- organet 103 via ledningen AKTIVERING och UTLÄSNING aktiverar läsvisareregistret 110 att mata ut sitt innehåll till DMA-adress- bufferten 103, som i sin tur tillför denna adress till proces- sor-adressbussen. Denna operation ger access till den minnes- adressplats i processorminnet 102 som innehåller den första ruppen av nästa datameddelande som skall sändas. Det antag å etta system att alla oatameddelanden har en fast länsu, så a 1 ~ J ordräknaren 105 sedan áterställes av ut-tillstandsstyrorganet vger en aktiveríngssignal till ledningen LADDNING. i d a enna tfëringsform är ordräknaren 105 en ledningsdragen nedräknare som dar ett fast område, vars storlek är lika med standarddatamedde- landets lånad. När ut-tillståndsstyrorganet 103 tillför en räknesteasignal pa ledningen CD till ordräknaren 105, medför detta att crdräknaren 105 nedstegar sin räknestä lning ett steg, och denna process fortsätter till dess att räkneställningen noll r uppnåtts, vilket anger att ett fullständigt datameddelande har sänts. Varje gang räkneställninzen i ordräknaren 105 nedste- s avger ut-tillstàndsstyrorganet 103 en adressuppstegnings- °;nal nå Ledningen FRAM TECNIN till lësvisareregistret 110. På ä detta :ätt kommer den adress som är lagrad i lšsvisareregistret :Ir 3 ocn som sänds av DMA-adressbuiierten 10% till processor- _; __: ressnussen att uppstegas en minnesclats i taget till dess att t fullstandigt datameddelande har avgivits i enlighet med vad (I) (D O i* CJ m anges av att ordräknaren 105 avger en noll-indikeríngssignal till ut-tillstàndsstyrorganet 103 på ledningen ROLL.

UI 10 fu UI LA! Uï H0 447 763 8 âllteftersom varje maskinvaruadress tillföres till proces- soradressbussen läses innehållet på denna minnesplats i proces- sorminnet 102 av processorminnet 102 till processordatabussen.

Dessa data laddas i datalänk-gränssnittet 110 när ut-tillstånds- styrorganet 103 tillför en aktiveringssignal till ledningen LADDNT. Dessa data utmatas på konventionellt sätt av datalänk- -gränssnittet 119 till kommunikationskanalen 120, återigen under styrning från ut-tíllståndsstyrorganet 102 via ledningen SÄNDN.' När hela datameddelandet har sänts, återställer tillståndsstyr- organet 103 sig själv och läser åter de olika visarna i den utgående läsare/skrivare-kön för att bestämma huruvida ytterliga- re ett meddelande finns lagrat i den utgående läsare/skrivare-kön vilket skall šändas på kommunikationskanalen 120.

Både uppbyggnaden och arbetssättet för datalänk-gränssnittet 119 är välkända för en fackman. Speciellt finns i Electronic Design Magazine av 7 juni 1979 en artikel med rubriken "Data Communications: Part Three", av Alan J. Weissberger (sid. 98-10ü) där en typisk kanal-gränssnittkrets är beskriven. Den i denna publikation beskrivna mottagare/sändare-kretsen är en välkänd kretskomponent som skulle vara lämplig för användning i data- länk-gränssnittet 119. Denna krets arbetar på välkänt sätt så att den tar emot de digitala serie-datasignaler som uppträder i kommunikationskanalen 101, omvandlar dessa signaler för använd- níng*i kanal-gränssnittkretsen 100 och tar ut en klocksignal från dessa digitala datasignaler. På liknande sätt kan signaler som skall sändas på kommunikationskanalen 120 struktureras, och tidgivning erhålles från datalänk-gränssnittet 119.

Beskrivning skall nu lämnas över den s.k. “Wrap Around"- -kön. När i detta system läsvisaren når köns slut måste den återinitieras till köns början, eftersom detta är en "Wrap Around"-kö med meddelanden som hanteras enligt principen "först in, först ut". Denna återinitiering åstadkommas av jämförelse- kretsen 109, som kontrollavkänner innehållet i gränsvisareregist- ret 108 och läsvisareregistret 110. När innehallen i dessa båda r gíster är identiskt lika, avger jämförelsekretsen 109 en signal p ledningen LÄS=GRÄNS till ut-tillståndsstyrorganet 103. signal stimulerar ut-tillståndsstyrorganet 103 att bringa välja- ren 112, via ledningen VÄLJN, att koppla innehållet i basvisare- registret 111 till läsvisareregistret 110, som har aktíverats via 3 e a _.

Denna ledningen LÅDDNP, så att läsvisaren återigen flyttas till köns 10 15 f\) XTI LU O Lz* UI HO 447 763 HJ början.

Kretsen för inkommande datameddelanden, fig. 2, innefattar en ingàngsdel av kommunikationskanal-gränssnittkretsen, vilken ingângsdel har till uppgift att ta emot datameddelanden från kommunikationskanalen 120, tolka datameddelandets rubrikdel och lagra de datameddelanden som är avsedda för processorn 101 i processorminnet 102. Detta segment av kanal-gränssnittkretsen 100 styrs av in-tillståndsstyrorganet 201, vilket i likhet med ut-tillstándsstyrorganet 103 kan utgöras av en mikroprocessor. I själva verket kan både in-tíllståndsstyrorganet 201 och ut-till- ståndsstyrorganet 103 utgöras av samma krets, försedd med två inbyggda program, det ena för inkommande datameddelandestyrning och det andra"för utgående meddelandestyrning.

I enlighet med vad som ovan beskrivits innefattar datamed- delandestrukturen en rubrik vilken innehåller destinationsproces- soradressen och information om virtuell kanal samt själva data.

En typisk förbindelse från processor till processor etableras på ovan beskrivet sätt, och i och för beskrivningen av fig. 2 anta- ges att två virtuella kanalnummer för ett antal mellanförbindel- ser processor-processor redan har bestämts och att datameddelan- den är under sändning pà kommunikationskanalen 120 till proces- sorn 101. När en förbindelse fran processor till initíeras, skriver processorn 101 den tillämpliga informationen Närmare be- processor avseende denna förbindelse i kanalstyrminnet 212. stämt tillskapas en läsare/skrivare-kö i enlighet med vad som för varje förbindelse mellan två processorer Sålunda kan kanalstyrminnet 212 för en visas i fig. 3 vilken skall äga rum. 32-kanals kommunikationsanordning förverkligas medelst ett 32 anger n direktminne, där Q anger det antal bitar som erfordras GH HJ ör att identifiera samtliga parametrar för denna mellanförbin- delse.

Som framgått av det föregående innehåller en typisk läsa- e/skrivare-kö en läsvisare, en skrivvísare, en basvisare och en w ränsvisare. Dessutom behövs för varje mellanförbindelse ytter- i-I GU igare information, exempelvis avbrottvektorinformation som skulle innehalla adressen till en hjälprutin i processorn 101, vilken rutin skall inkallas när ett datameddelande eller en serie om Q datameddelanden har mottagits av kanal-gränssnittkretsen 100 och lagrats i processorminnet 102. Ytterligare kanalparameter- information förefinns under rubriken tillstånd, som är en univer- “goda ou' a 10 l\1 U I La) UI 447 763 10 salfras för varje underhålls- eller identifíeringsinformation som processorn 101 önskar förknippa med den speciella processor-pro- cessor-förbindelse där denna speciella virtuella kanal används.

Typisk tillståndsinformation kan vara en räkneställning för antalet transmissionsfel, en identifiering av kommunikationstypen (blocköverföring, enkelt meddelande etc.) och kanalens tillstånd, d.v.s. huruvida den är öppen eller stängd för sändning. Proces- sorn 101 i ett 32-kanalsystem skulle därför upprätta 32 läsa- re/skrivare-köer i processorminnet 102, och den skulle skriva den ovan angivna informationen beträffande var och en av dessa läsa- re/skrivare-köer i kanalstyrminnet 212 via minnesaccess-multip- lexern 213. Processorn 101 erhåller access till den i kanalstyr- minnet 212 lagrade informationen via databufferten 211, vilken access givetvis administreras av in-tillståndsstyrorganet 201.

För att ytterligare beskriva den inkommande delen av kanal- -gränssnittkretsen 100 är det ändamålsenligt att beskriva mottag- ningen av ett typiskt datameddelande från kommunikationskanalen 120. När ett datameddelande uppträder på kommunikationskanalen 120 mottar datalänk-gränssnittet 119 de sända bitarna och avkodar rubrikdelen av datameddelandet i sádan utsträckning att det bestämmer huruvida den i rubriken angivna destinationsprocessorn ar processorn 101. Om datameddelandet är avsett för processorn 101, anger datalänk-gränssnittet 119 denna situation för in-till- ståndsstyrorganet 201 via ledningen PA, och in-tillstándsstyr- or anet 201 lagrar via en aktiveringssignal på ledningen LADDNR O' 'J G U IQ. e virtuella kanalnummer som ingår i rubriken i registret 20ä virtuellt kanalnummer. In-tillståndsstyrorganet 201 aktive- kanalstyrningsminnet 212 via AKTIVERING-bussen, och den i registret 20ü för virtuellt kanalnummer lagrade adressen tillfö- res via ADRESS-ledningarna hos kommunikationskanalminnet 212.

Tillfšrandet av det virtuella kanalnumret till dessa adressled- ningar medför att all relevant, i kanalstyrminnet 212 lagrad information beträffande denna virtuella kanal avges till den i fig. 2 visade minnesbussen, som förbinder databufferten 211, för rar multiplexerna 209 och 210 samt kanalstyrminnet 212 med varandra.

In-tillståndstyrorganet 201 går i tur och ordning igenom en serie operationer 1 för att ta datameddelandet från datalänk-gränssnittet 119 och 102. Ett av de första stegen mellan läs- och skrivvisarna, processen lagra detsamma i processorminnet i denna operation är jämförelsen enligt vad som ovan beskrivits, för 447 765 11 att bestämma huruvida den tillhörande läsare/skrivare-kön är full. Detta àstadkommes genom att in-tillstándsstyrorganet 201 kopplar läsvisare- och skrivvisareinformationen från kanalstyr- minnet 212 via A-multiplexern 210 resp. B-multiplexern 209 till aritmetik-logikenheten 208. Aritmetik-logikenheten 208 genomför en standardiserad jämförelseoperation för att bestämma huruvida läsvisaren ocn skrivvísaren är lika. Om de ej är lika, finns det plats i kön för lagring av ytterligare datameddelanden, och denna situation anges genom tillämplig logiksignal på ledningen JÄMFÖR. In-tillståndstyrorganet 201 är anordnat att som svar på signalen på ledningen JÄMFÖR avge en DMA-begäran-signal på DHA-BEGÄRAN-ledningen hos processorstyrbussen för att oegära access till processorbussarna. Prcoessorn 101 markerar oifall till denna begäran genom en logiksignal pá ledningen DHA-BIFALL och bringar därigenom in-tillstàndstyrorganet 201 att aktivera adressbufferten 206 via AKTIVERIRG-bussen, som kopplar den läs- visare-information som avges av kanalstvrminnet 212 via aritme- tik-logikenheten 206 och adressbufferten 206 till processor- adressoussen. Under tiden lagras de data som mottages av data- länk-gränssnittet 119 i dataoufferten 205 och avges bitgruppvis till processordatabussen medan in-tillståndstyrorganet 201 bring- w 'i 0 rdrakneställningskretsen 20? att uppstega den maskinvaru- dress som är lagrad i adressbufferten 206. Pâ detta sätt lagras ata i den läsare/skrivare-kö som är koordinerad med den virtuel- kanalen, och skrivvisaren uppstegas till dess att hela data- meddelandet har lagrats i kön, vilket markeras genom att ord- räknestëllningskretsen 207 atermatar en nollindikering till in-tillstancstyrorganet 201 via ledningen NOLL2. nu återgår in-tillståndstyrorganet 201 till sitt ursprungstillständ ocn inväntar mottagning av ett nytt datameddelande på kommunikations- kanalen 120. Eftersom in-tillståndstyrorganet 201 är en mikro- prooessor, kan det även exekvera diverse undernällsrutíner ocn/eller programmerade avbrott för att utnyttja data som är lagrade i tillstàndsdelen av kanalstyrninnet 212 enligt vad som ovan beskrivits. På detta sätt tar kanal-gränssnittkretsen 100 fullständig kontroll över mottagning och sändning av datamedce- landen pa kommunikationskanalen 120.

Ehuru en speciell utföringsform av uppfinningen har beskri- vits, är uppbyggnadsmässiga detaljvariationer inom ramen för bifogade patontkrav möjliga och har övervägts. Avsikten är pa v _ 2092 UI 10 (Al gll 447 765 12 intet sätt att begränsa uppfinningen till vad som anges i samman- draget eller till de detaljerade anordningar som här uppenba- rats. Dessa anordningar är endast att uppfatta som belysande exempel på tillämpning av principerna för uppfinningen. Normalt kan andra arrangemang åstadkommas av en fackman utan att uppfin- ningstanken eller ramen för uppfinningen frângâs.

Claims (5)

447 763 PATEHTKRAV

1. Gränssnittkrets för att bilda gränssnitt mellan a ena sidan en processor och dess tillhörande minne och à andra sidan en kommu- nikationskanal som överför datameddelanden av vilka vart och ett innehåller ett rubrikfält med en destinationsadress och ett virtu- ellt kanalnummer, varvid processorn innehåller data-, adressoch styrbussar; k ä n n e t e c k n a d av att gränssnittkretsen innehåller: gränssníttkretsorgan (119, ZOH, 205) som är anslutet till kommu- nikationskanalen (120) och är anordnat att som svar på ett på den- samma uppträdande datameddelande avkoda destinationsadressen och att avge det virtuella kanalnumret om processorn (101) utgör den angivna destinationen för datameddelandet; kanalstyrminne och multiplexerare (212, 213) som är anslutna till gränssnittkretsorganet (119, 204, 205) och som är anordnade att som svar på att gränssnittkretsorganet (119, ZOH, 205) avger det virtuella kanalnumret omvandla det virtuella kanalnumret till en maskinvaruadress för identifiering av en minneslagringsplats i processorns minne (102); buffertkretsorgan (205) vilket är anslutet till saväl kanalstyr- ínnet och multiplexern (212, 213) som till processoradressbussen v n vilket är anordnat att som svar på maskinvaruadressen tillföra B c askinvaruadressen till processoradressbussen för att aktivera den 5 identifierade minneslagringsplatsen i processorns minne (102); varjämte gränssnittkretsorganet (119, 203, 205) även är anslutet till processor-databussen och är anordnat att som svar på mottagan- det av datameddelandet direkt lagra datameddelandets datadel såsom denna mottagits på den aktiverade minneslagringsplatsen via proces- atabussen.

2. Gränssnittkrets enligt kravet 1, k ä n n e t e c k n a d av att kanalstyrminnet och multiplexern (212, 213) dessutom är anordna- SOPC de att som svar på det virtuella nanalnumret avge däri lagrade minneskö-data; varjämte kanal-gränssnittkretsen (100) innenaller jëmförelsekretsar (208-210) som förbinder kanalstyrminnet och mul- tiplexern (212, 213) med buffertkretsorganet (206) och som är anord- nade att som svar pá nämnda minneskö-data tillföra maskinvaruadres- sen till huffertkretsarna (206) om nämnda minneskö-data visar att (f illrëckligt utrymme för lagring av datameddelandet finns tillgäng- ligt i processor-minnet (102).

3. Gränssnittkrets enligt kraven 1 och 2, k ä n n e t e c k -

4. Poon QUALrrv 447 765 o a d av att kan l-gränssnittkretsen (100) innehåller ett ínmat- a nínas-styrkretsorga (201, 207) som är kopplat till buffertkrets- n organet (206) och gränssnittorganet (119, 200, 205) och som är anordnat att som svar på mottagning av datameddelancet uppstega den maskinvaruadress som är lagrad i buffertkretsorganet (206) i synkro- nism med mottagningen av datameddelandet. Ä. Gränssnittkrets enligt kravet 3, k a n n e t e c k n a d av tt i matnings-styrkretsorganet (201, 207) innehåller ett inmat- 013 rdräkningsregister (207) som är anordnat att som svar på mottagn'ng av datameddelandet alstra en ordslut-indikering när hela t -' 1 andet har mottagits av gränssnitt-kretsorganet (119, 20k,

5. Grënsšníttkrets enligt kravet 4, k ä n n e t e c k n a d av att æanalstyrminnet och multiplexern (212, 213) även är anslutna till prooessorns data-, adress- och styrbussar, samt att inmat- nl gsstyrkretsorganet (201, 207) är anordnat att som svar på ord- I f: 'n .lut-ináíkeringen uppdatera den information som är lagrad i kanal- 21 .tyrminnet och mu tiplexern (212, 3) via processorns data-, ad- ress- och stvrbussar. I' K f., D , 3 (D c r J) (J 7s D N 0 d 5) innehåller en databuffert rkretsorganet (201, 7 ln t 2 m är a.sluten till ínmatningssty 2 as av detta för att lagra datameddeland t och för att en byte i taget till proces- c ttage ser-äatabussen mata ut datameddelandet sasom detta är mottaget