JPS593675A - コンピユ−タシステム結合装置 - Google Patents

コンピユ−タシステム結合装置

Info

Publication number
JPS593675A
JPS593675A JP11344982A JP11344982A JPS593675A JP S593675 A JPS593675 A JP S593675A JP 11344982 A JP11344982 A JP 11344982A JP 11344982 A JP11344982 A JP 11344982A JP S593675 A JPS593675 A JP S593675A
Authority
JP
Japan
Prior art keywords
bus
computer system
processing
address
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11344982A
Other languages
English (en)
Inventor
Akira Maeda
明 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP11344982A priority Critical patent/JPS593675A/ja
Publication of JPS593675A publication Critical patent/JPS593675A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は複数のコンピュータシステムを結合してコン
ピータ複合系を構成するコンピータシステム結合装置に
関する。
〔発明の技術的背暇とその問題点〕
従来、複数のコンピュータシステムを結合して1つのコ
ンピータ複合系を構成する手段として例えば第1図に示
すように主処理装置11.入出力機器121.122.
131を接続した入出力処理装置ff 12゜13、メ
モリ装置14およびこれら装置11〜14を結合するバ
ス15を有する複数のコンピュータシステム1に対しマ
ルチポートをもつディスクなどの共有デバイス2および
共有メモリ装置3を用意シ、各コンビ一一タシステム1
の入出力装+t13とデバイス2およびバス15とメモ
リ装R3の夫々の間を信号線4で接続し各コンビーータ
システム1の間での情報交換を可能lこしたものがあり
さらには互のメモリ装置14をアクセスしたりあるいは
主処理装置11内での割込み信号を受信するなどのため
にコンピュータシステム1の間に結合装置5を設けたも
のがある。
このようなものの利点はマルチポートをもつ共有装置に
より簡単に複数個のコンピュータシステムを結合でき、
且つ夫々のコンピュータシステムは各共有装置を通常の
デバイスあるいはメモリとみなすこきができるなどシス
テム構成が容易であることがあげられるが、その反面共
有装置のボート数により結合されるコンピュータシステ
ムの個数が制限されること、全ての共有装置がマルチポ
ートでなくてはならないこと、および各共有装置との間
を信号線で夫々接続しなくてはならないことなどからハ
ード縫が増大し経済的に不利な欠点があった。
また、コンピュータ複合系を構成する手段として哨2図
に示すように2個のコンピュータシステム6.7(この
場合のコンピュータシステム6.7は第1図で述べたコ
ンビーータシステム1と同一構成のものである。)の間
を結合装置8にて直接接続したものもある。
このものについてバス65.75内での制御手順をメモ
リ読み出しを例にとって説明する。いまコンピュータシ
ステム6内の処理装置61にてメモリ装置64のある番
地を読み出そうとする場合処理装置61は@ 314 
fa)に示す情報をバス65に送出する。ここで第3図
ta+に示す情報は92がメモリの各地、91が処理袋
f61の番地、90が読み出し要求であることを示すコ
ードである。このコード90によりバス65上にどのよ
うな情報が送出されているか区別される。このコード9
0はバス65の制御信号の一部と考えてもよい。
メモリ装置64が処理装置f61の番地を受けとるきバ
ス65のサイクルが終了し、メモリ装置64は読み出し
動作に入る。その後メモリ装置64での読み出しが完了
すると、メモリ装#64はその読み出しデータをこのデ
ータを受けとるべき読み出し要求を送出した処理装置6
1の番号ときもにバス65に送出する。このbきバス6
5上に転送される情報は第3図(a)吉同様であり92
に読み出しデータ、91にデータを受けとるべき処理装
置61の番号、90に読み出しデータを転送しているこ
とを示すコードが夫々入る。91には先のメモリ読み出
しの要求のサイクルでメモリ装置64が受は七つだ処理
装置番号のものが送り出される。
これにより処理装置61はバス65とのデータ90゜9
Iにより先に出したメモリ読み出しの結果がバス65上
に転送されていることを知り、データ92を受は七りバ
ス65のサイクルが終了する。
以上は一方のコンビー−クシステム6内でのメモリの読
み出しであるが1次に他方のコンピュータシステム7の
メモリ読み出しについて述べる。
いま処理装置61がコンピュータシステム7のメモリ装
置74を読み出す場合処理装置61は上述と同様第3図
+alに示した形式でバス65上に情報を送出する。こ
の場合情報は第3図(a)に示すように92がメモリ番
地、91が処理装置61の番地。
90が読み出し要求であることを示すコードであること
を示すコードである。ここでメモリ装置64への読み出
し要求かメモリ装置74への読み出し要求かは92のメ
モリ番地で区別されるものとする。結合装置8は番地9
2がコンビーータシステム6のメモリ装置64に対する
読み出し要求を示していると判断するとバス65の情報
を受けとりバス75上に送出する。メモリ装置74は先
に述べたメモリ装置64と同じようにメモリの番地とメ
モリ読み出し要求を出した処理装置番号を受けとりメモ
リの読み出しを行なう。そして読み出し完了後読み出し
データ処理装置番号などを上述と同じようにバス75に
送出する。ここでの処理装置番号るものがコンピュータ
システム7内に存在することがある。つまり一般にコン
ビーータシステムにおける処理装置に対する番号付けは
Oあるいは1から順に付けられることが多く、このため
異なるシステムで同じ番号をもつ処理装置が存在してい
る。このためこのような場合メモリ装置74から読み出
したデータをコンビーータシステム6に返送するのか、
あるいはコンピータシステムフ内の処理装置71に送り
返すのか判断できないことがある。そこで、これらを区
別するために読み出しを要求した処理装置がどのシステ
ムに属するのかを表わすデータが必要であり、このため
バス上の情報の形式として第3図1blに示すように同
図falに加えてコンピュータシステムの番号93を追
加したものが用いられている。ところが、一般にフンピ
ーータシステムは互に結合することなく単独で使用され
ることが多く、また結合して複合形式がとられる場合に
も他のシステムのメモリのアクセス頻度は極めて少ない
こ吉から各システム6.7のバス65.75を常に第3
図(b)に示す形式で構凡 成しなければならず苦しく不経済であった。また、単独
で用いられるコンピュータシステムのバスを第3図LR
Iの形式とし、複合形として用いられる場合第3図fb
lの形式とすることも考えられるが、これでは各種処理
装置、メモリ装置のバス上のインタフェース部を2種類
つくるこみになり好ましくない。
一方、バス上でのデータ転送形式を@3図(alのまま
とし、上述の例においてメモリ装置74が正しく処理装
置61に読み出しデータを返送できるようにするために
次のような方法も考えられている。つまり結合装置8に
バス75上であたかも処理装置の1つであるような、あ
る処理装置番号を与え、さらに結合装#8に1語の容量
をもつ記憶装[醒を設置する。そして、結合装置8が処
理装置61よりバス65上に送出されているメモリ装置
74へのメモリ読み出しを示す情報を検出すると、  
(この情報のうち処理装置61を示す番号を結合装[8
内の記憶装置に記憶し1次いでバス65上の   1情
報を処理袋[61を示す番号を結合装置8の番号に置き
換え、バス75に転送し、このバス74   ′上の情
報を受けとったメモリ装置74は読み出し要求が結合装
置8からの要求であると判断し、読   1み出し終了
後そのデータを結合装置8の番号表ともにバス75に転
送する。結合装置8は読み出し   jデータが結合装
置8を示す番号表ともにバス75上に転送されているの
を検出すると結合装置8を示す番号を先に同装置8内の
記憶装置に記憶した処理袋#61の番号で置き換え、こ
のデータとともにバス65に送出し処理装置61にデー
タを受けとらせる。
このものによれば第31Q(alに示す形式で他のシス
テムのメモリ装置を読み出すことができるが。
晧合装置8内には読み出し要求を出した処理装置7)番
号を1つしか記憶できないのでコンピュータシステム6
内の複数個の処理装置61の1つから7)読み出しが完
了するまで次の要求を受けつけることができr、後から
要求を出した処理装置61ま待ら状態となりその実行効
率が低下する欠点がちった。そこC1結合装置8内の記
憶装置の容量を複数語にすることも考えられるがこれで
はメモリ装置74から結合装置8へ送られてきた読み出
、データを複数個記憶している処理装置番号のいrれに
返送してよいのか判断できず、このまま採羽するこきが
できる。
〔発明の目的〕
この発明は上記欠点を除去rるためなされたもので、各
コンピュータシステムのバスをその仕様を変更すること
なくそのまま結合し得るとともに複数の処理要求に対し
これらを同時に処理することができ、しかもコンピュー
タシステムの複合系を少ないハードウェアで実現し得る
コンピュータシステム結合装置を提供することを目的と
する。
〔発明の概要〕
処理装置およびメモリ装置を有する少なくとも2個のコ
ンピュータシステムのバスの間を結合するものであって
、任意のコンピュータシステムの処理装置からバス上に
送出されるこの処理装置の装置番号および他のコンビー
ータシステムのメモリ装置に対する処理要求を検出し、
上記装置番号を複数語の容延を有する記憶手段の空き番
地に記憶するとともにこの番地と予め与えられた番地を
連結して新たな装置番号を生成しこれを上記メモリ装置
に対する処理要求とともに他のコンピュータシステムの
バス上に送出し、一方他のコンピュータシステムのバス
上に送出されたメモリ装置からの応答結果と上記の新た
に生成された装置番号を検出するとともにこの装置番号
をもとに上記記憶手段に記憶した装置番号を読み出しこ
の装置番号と上記応答結果を上記任意のコンピュータシ
ステムのバス上に送出するようにしている。
〔発明の効果〕
各コンピュータシステムのバスをその仕様の変更するこ
となく互に接続するこ吉ができるとともに複数の処理要
求を同時に処理することもでき。
加えてコンビーータシステムの複合系を少ないノ1−ド
ウエアで実現することができる。
〔発明の実施例〕
以下、この発明の一実施例を図面に従い説明する。
第4図において21.22は夫々コンピュータシステム
で、これらシステム21.22は上述したと同様主処理
装置および入出力処理装置などの処理装置の読み出し、
書き込み、読み出しデータの転送中を夫々表わすコード
ネ転送するバス211a、番地あるいはデータを転送す
るバス211bおよび処理装置の装置番号を転送するバ
ス211Cよりなりている。
またシステム22はバス群221を有しており、このバ
ス群221も上述のバス211と同様バス221a。
221b、 221cよりなっている。この場合装置番
号を転送するバス221C屹ついては更に221cl、
 221c2に分けている。そして、これらコンピュー
タシステム21.22のバス211,222の間に結合
装置23を接続している。
結合装置423は処理要求判定装@ 230.マルチプ
レクサ231.232.233 、レジスタ234.2
35.236.237 。
238、記憶装置239.フリップフロップ群240.
プライオリティエンコーダ241.ゲート242〜24
8および比較器249を有している。
次にその作用を説明する。
この場合コンビー−クシステム21内の処理装置よりコ
ンピュータシステム22内のメモリ装置4を読み出す例
を述べる。
コンピュータシステム21は処理装置よりバス群211
のバス211aにメモリ読み出しを示すコードを、バス
211bにメモリの番地を、バス211Cに処理装置に
与えられた装置番号を夫々送出する。
すると結合装置23はバス211a、211bの情報に
よりコンピュータシステム22内のメモリ装置への読み
出し要求であることを知る。この場合メモリ装置への処
理要求であることはバス211b上の番地にもとすいて
判定装置230にて判定される。この判定装置230は
比較器などにて簡単に構成できるためここでは説明を省
略する。
バス群211よりコンピュータシステム22内のメモリ
装置の読み出し要求が転送されていることを結合装置2
3が検゛出すると、バス211a上の情報はマルチプレ
クサ231を介してレジスタ234へ。
バス211bの情報はマルチプレクサ232を介してレ
ジスタ235へ夫々与えられ、またバス211Cの情報
は記憶装置f239の空いている1つの番地を1汎びこ
の許地に格納される。これによりバス群211上のサイ
クルは終了する。ここで記憶装#239の空番地は次の
ようにして検出される。すなわち記1意装置239の6
語に対応して夫々単位フリップフロップを設はフリップ
フロップ群240を形成しでいる。このフリップフロッ
プ群240は対応する紀憶装r#、239の番地に情報
として装置番号が薯き込まれたとき1”になり読み出さ
れたとき“0”になるように動作する。つまりこのフリ
ップフロップ群2401−1記憶装置1i239の対応
する番地が空いているとき10“であり装置番号を格納
しているとき1“になっている。また、フリップフロッ
プ群240の出力240a〜240dはプライオリティ
エンコーダ241に与えられる。このエンコーダ241
は出力240a〜240dのうち0”となっているもの
を1つ選びその位1置を出力241aとして発生する。
(このような動作をするものは例えばテキサスインスト
ルメント社の5N74148により容易に実現できる。
)そして、この出力241aがマルチプレクサ233を
介して記憶装置239の番地として印加されることによ
りこの番地にバス211C上の装置番号が書き込まれる
記憶装置239の空番地への書き込みと同時にこの番地
に対応したフリップフロップ群240の1つが“1″と
なる。また、この番地自身もレジスタ238に書き込ま
れる。
この状態で結合装置23よりメモリ装置239の内容に
対する読み出し要求がコンピュータシステム22側に伝
えられる。すなわち結合装置23のレジスタ234の内
容がゲート243を介してバス群222のバス222a
に、レジスタ235の内容がゲート245を介してバス
群221のバス221bに、そして、レジスタ237お
よび238の内容がゲート247゜248を介してバス
群221のバス221cl、 221c2に夫々転送さ
れる。この場合、レジスタ238には上述したようにコ
ンピュータシステム21内の処理装置の装置番号を格納
している記憶装置239の番地かぎき込まれ、またレジ
スタ237には結合装置23に予め与えられた番号が格
納されており、これらレジスタ237.238の内容が
連結され結合装置23の装置番号として生成されバス2
21C1,221c2に転送される。ここでレジスタ2
37に格納される結合装置23の番号はレジスタ238
の内容とともに生成した装置番号がバス群221上の処
理装置の装置番号と一致しない値になるようなものにし
ている。すなわち−例として記憶装!t2)9が4語つ
まりその番地2ビツト、レジスタ237に格納された結
合装置23の番号を6ビツトとするとこれらより生成さ
れる装置番号は8ビツトとなる。つまりレジスタ237
の内容を2進表現で’111100“と仮定すると、生
成される装置番号は“11110000”。
”11110001”、’11110010”、および
°’11110011”の4種となり、これらの番号を
装置番号とするものがバス群221上にないものとする
ようにしている。
いま説明の便宜上レジスタ237の内容をり、エンコー
ダ241を介して生成される記憶装置239の番地をん
とすると(この淘番地にコンビーータシステム21の処
理装置の番号が入っている。)結合装置f23はDを2
21CI、A4を221C2に夫々転送する。するとコ
ンビーータシステム22ではバス群221を介してこれ
ら情報をメモリ装置に与えメモリ装置より上記バス22
1bに示された番地の読み出し動作に入る。そしてこの
読み出しが完了する吉その読み出しデータつまり応答結
果を結合装置23に送出する。つまりメモリ装置は読み
出しデータを転送していることを示すデータをバス群2
21のバス221aに転送するとともに読み出しデータ
をバス221bに転送し、さらにこれらを受けとるべき
装置番号としてバス221C1に先に受けとったDを、
バス211c2に同様にんを夫々転送Cる。すると結合
装置1i23側ではバス211clの内容がレジス23
7の内容き一致するか比較器249で比較しており、こ
れらが一致するとバス221aの内容をレジスタ234
に、バス221bの内容をレジスタ235に。
さらにバス221c2 の内容んをレジスタ236に夫
々格納する。
レジスタ236にA。が格納されるとこのんにより記憶
装置239内に格納されているコンビーータシステム2
1の処理装置の番号が読み出され、同時に対応するフリ
ップフロップ群240の単位フリップフロップが”0”
となる。また記憶装#239より読み出された内容はゲ
ート246を介してコンピー−タシステム21のバス群
211のバス211Cに送出される。さらにレジスタ2
34 、235の内容もゲート242.244を介して
バス群211のバス211a、211bに転送される。
これによりコンピュータシステム21側の処理装置では
バス211Cに同処理装置の装置番号が、およびバス2
11aに読み出しデータの転送を示すコードが夫々送出
されていることを検出し、バス221b上の読み出しデ
ータを取り込むことになり、もってコンピュータシステ
ム21内の処理装置にてコンピュータシステム22内の
メモリ装置の読み出しデータを取り込む一連の動作は完
了する。
以下、同様にしてコンピュータシステム21内の処理装
置からのコンピュータシステム22内のメモリ装置の読
み出しを任意に行なうことができる。
以上の説明ではコンピュータシステム21の処理装置か
らコンビーータシステム22のメモリ装置へのアクセス
要求を処理する場合を述べたが。
結合装置23を追加することでコンピュータシステム2
2の処理′装置からコンピュータシステム21のメモリ
装置へのアクセス要求を処理することができ、相互にメ
モリをアクセスできるようにするこ吉も可能である。
したがって、このような構成によれば各コンピュータシ
ステムのバスをその仕様を変換することなく互に接続す
ることができるので経済的に有利である。また読み出し
要求を出した処理装置の番号を記1意装置に複数個記憶
することができるので複数の処理要求を同時に処理する
こ吉もでき、それだけコンピュータ複合系の実行効率を
高めることができる。またハードウェア的にみても記憶
装置、フリップフロップ群、エンコータ、マルチプレキ
サ、レジスタおよび比較器を用いる程度なのでコンピュ
ータシステムの複合系を少ないハードウェアで実現でき
、この点からも経済的に有利である。
なお、この発明は上記実施例にのみ限定されず要旨を変
更しない範囲で適宜変形して実施できる。
例えば第5図に示すように1つのコンビーータシステム
31のバス311に複数のコンピュータシステム32.
33のバス321.331をこの発明の結合装置34 
、35を介して結合することもできる。ここで3123
13、322,323および332.333は処理装置
、 314゜324.334はメモリ装置である。この
場合、各システム31〜33のメモリ装置314.32
4.334の番地を異なるようにすればコンピュータシ
ステム32の処理装置321がコンピュータシステム3
3のメモリ装置334をアクセスできるようにすること
も極めて容易である。また、第5図においてはコンピュ
ータシステム32.33が共有のコンピュータシステム
31により結合される複合系点して見なすこともできる
【図面の簡単な説明】
第1図および第2図は夫々従来のコンピュータ複合系を
示すブロック図%第3図(a)(b)は同複合系におけ
るバス上を転送される情報の形式を示す図。 第4図はこの発明の一実施例を示すブロック図。 f445図はこの発明の他実施例を示すブロック図であ
る。 11・・・主処理装置   12.13・・・入出力処
理装置14・・・メモリ装置    15・・・バス2
・・・共有デバイス   3・・・共有メモリ装置4・
・・信号−峙      5・・・結合装置6.7・・
・コンピュータシステム 61.71・・・主処理装置  62,63.72.7
3・・・入出力装置64 、74・・・メモリ装置  
65.75・・・バス8・・・結合装置   2222
・・・コンビーータシステム211.221・−・バス

Claims (1)

  1. 【特許請求の範囲】 (])処塀装置およびメモリ装置を有する少なくとも2
    個のコンピュータシステムのバスの間を結合するものに
    おいて、任意のコンピュータシステムの処理装置からバ
    ス上に送出される該処理装置の装置番号および他のコン
    ビーータシステムのメモリ装置に対する処理要求を検出
    する第1の手段と、複数語の容量をもつ記憶手段を有し
    上記第1の手段にて検出された装置番号を上記記憶手段
    の空き番地に記憶するとともにこの番地と予め与えられ
    た番号を連結して新たな装置番号を生成し、上記第1の
    手段で検出したメモリ装置に対する処理要求とともに他
    のコンピータシステムのバス上に送出する第2の手段ト
    、他のコンピュータシステムのバス上に送出されたメモ
    リ装置からの応答結果および上記の新たに生成された装
    置番号を検出する第3の手段と、この手段にて検出され
    た装置番号をもとに上記記憶手段に記憶した装置番号を
    読み出す乏ともにこの装置番号と上記応答結果を上記任
    意のコンビーータシステムのバス上に送出する第4の手
    段とを具備したことを特徴とするコンピュータシステム
    結合装置。 (2)  上記第1の手段はメモリ装置への処理要求で
    あることを判定する判定装置を有することを特徴とする
    特許請求の範囲第1項記載のコンピュータシステム結合
    装置。 (3)上記第2の手段は記憶手段の空番地を検出する手
    段に記憶手段の6語に対応して書き込み時し 1″になる吉ともに読み静篩“0″になる単位フリップ
    70ツブを有するブリップフロップ群むよびこのフリッ
    プフロップ群の°“0”になっているものを1つ選びそ
    の位置を出力するプライオリティエンコーダを有するこ
    とを特徴とする特許請求の範囲第1項又は第2項記載の
    コンピュータシステム結合装置。 (4)上記第3の手段は他のコンピュータシステムのバ
    ス上に送出された装置番号を検出する手段に比較器を有
    するこLを特徴とする特許請求の範囲第1項乃至第3頃
    のいずれかに記載のコンピュータシステム結合装置。
JP11344982A 1982-06-30 1982-06-30 コンピユ−タシステム結合装置 Pending JPS593675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11344982A JPS593675A (ja) 1982-06-30 1982-06-30 コンピユ−タシステム結合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11344982A JPS593675A (ja) 1982-06-30 1982-06-30 コンピユ−タシステム結合装置

Publications (1)

Publication Number Publication Date
JPS593675A true JPS593675A (ja) 1984-01-10

Family

ID=14612507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11344982A Pending JPS593675A (ja) 1982-06-30 1982-06-30 コンピユ−タシステム結合装置

Country Status (1)

Country Link
JP (1) JPS593675A (ja)

Similar Documents

Publication Publication Date Title
US7363396B2 (en) Supercharge message exchanger
US6216191B1 (en) Field programmable gate array having a dedicated processor interface
JPS59136859A (ja) バツフア制御装置
KR20060122934A (ko) 복수의 어드레스 2 채널 버스 구조
US9021169B2 (en) Bus system including ID converter and converting method thereof
US20020184453A1 (en) Data bus system including posted reads and writes
JPH0619752B2 (ja) データ転送方法及び装置
US7035956B2 (en) Transmission control circuit, reception control circuit, communications control circuit, and communications control unit
JPS585867A (ja) デ−タ伝送方法および装置
JPS593675A (ja) コンピユ−タシステム結合装置
JPS61165170A (ja) バス制御方式
JPH0746323B2 (ja) 部分書込みアクセスを圧縮する主記憶装置
JP2005235216A (ja) ダイレクト・メモリ・アクセス制御
JP2545936B2 (ja) バスインターフェースユニット
KR101116613B1 (ko) 메모리 액세스 제어 장치 및 방법
JPH07319840A (ja) マルチcpu装置
JPS6125178B2 (ja)
JPS6367702B2 (ja)
JPH05120207A (ja) デ−タ転送方式
JP2821176B2 (ja) 情報処理装置
JPH09305530A (ja) Dmaコントローラ
JPS6116115B2 (ja)
JPS6130300B2 (ja)
JPH07109599B2 (ja) 処理システムの情報転送装置
JPS6037933B2 (ja) 電子計算機のメモリ・アクセス方式